你的位置:首頁(yè) > 測(cè)試測(cè)量 > 正文

PCB布線技術(shù)中的抗干擾設(shè)計(jì)

發(fā)布時(shí)間:2012-03-14

中心議題:
  • 探討PCB布線技術(shù)中的抗干擾設(shè)計(jì)
解決方案:
  • 減少布線過(guò)程中的過(guò)孔設(shè)置
  • 降低連線的特性阻抗
  • 避免多頻率交調(diào)影響以減少電磁干擾

隨著電子技術(shù)的飛速發(fā)展,PCB的密度越來(lái)越高,電子系統(tǒng)的工作頻率也越來(lái)越高;模擬電路、數(shù)字電路、大規(guī)模的集成電路和大功率電路的混合使用以及電子設(shè)備的工作帶寬越來(lái)越寬,靈敏度越來(lái)越高;并隨著網(wǎng)絡(luò)技術(shù)的應(yīng)用,連接各設(shè)備之間的電纜和空間聯(lián)網(wǎng)也越來(lái)越復(fù)雜。實(shí)踐證明,當(dāng)我們?cè)谑褂肞ROTEL軟件制板時(shí),盡管制定了相關(guān)的設(shè)計(jì)規(guī)則及約束條件。在進(jìn)行自動(dòng)布局和自動(dòng)布線時(shí),仍然出現(xiàn)印刷電路板設(shè)計(jì)不當(dāng),并對(duì)系統(tǒng)的可靠性產(chǎn)生不良影響。因此,要使電子系統(tǒng)獲得最佳性能, 在使用PROTEL軟件制板時(shí),必須采用自動(dòng)與手動(dòng)相結(jié)合。并應(yīng)遵循設(shè)計(jì)的一般及特殊規(guī)則。

一、元器件布線

1 . 盡可能縮短高頻元器件之間的連線,設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。 易受干擾的元器件不能相互挨得太近,輸入和輸出元件應(yīng)遠(yuǎn)離。輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行,最好加上線間地線,以免發(fā)生反饋耦合。如:同相放大器的輸入輸出端一靠近(圖1),則在它們之間就會(huì)產(chǎn)生寄生電容。這樣,由于該電容而形成了輸出返回到輸入的正反饋環(huán)路,最終引起振蕩。這種振蕩與輸入信號(hào)無(wú)關(guān),即使在沒(méi)有輸入時(shí)也會(huì)發(fā)生。


輸入輸出端耦合產(chǎn)生的異?,F(xiàn)象


振蕩頻率由同相放大器的電路結(jié)構(gòu)和寄生電容的大小等因素決定。實(shí)際上,大部分為1MHz以上。還有,隨著寄生電容的大小變化,不僅僅產(chǎn)生電路的振蕩,甚至發(fā)生工作不穩(wěn)定和特性變壞的情況。而在反相放大器中,如圖2所示,由于米勒效應(yīng)引起高頻特性變壞。設(shè)反相放大器的增益為A,輸入輸出間的寄生電容為C。由于米勒效應(yīng),從輸入端可以看成輸入與GND之間加入了(A+1)C的電容。如果信號(hào)源電阻Rg非常低,則是可以的。然而,如果Rg很高,則該Rg與米勒電容(A+1)C就會(huì)形成LPF(低通濾波器),使得高頻特性下降.因此,,無(wú)論是正相放大器還是反相放大器,其輸入輸出端都不允許靠得太近,特別在增益高或在寬帶放大器中更要特別注意。不僅對(duì)于一級(jí)放大器,對(duì)于多級(jí)放大器也同樣要注意這個(gè)問(wèn)題。

米勒效應(yīng)引起的高頻特性



 2 . 某些元器件或?qū)Ь€之間可能有較高的電位差,應(yīng)加大它們之間的距離,以免放電引起意外短路。 帶高壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地方。如同放大器的輸入輸出那樣,不僅對(duì)于相同系統(tǒng)的信號(hào)線,對(duì)于搭載相互獨(dú)立的信號(hào)線也一樣,在其電平差大時(shí)(30~40dB以上),都不允許靠近。即使僅流過(guò)直流電流,在其電壓高或電流大時(shí),也不許靠近微小信號(hào)線。 如圖3所示,將兩根線靠近看一下。設(shè)A線上搭載電源紋波(50Hz)1Vp-p,B線上搭載lmVp-p的微弱的信號(hào),兩者電平差有1000倍(60dB)之多。在電源存在紋波的情況下,由于頻率低,靜電耦合是沒(méi)有問(wèn)題的。但由于電磁耦合,A的電源波紋泄漏到B。情況嚴(yán)重者會(huì)發(fā)生振蕩等異?,F(xiàn)象。

電平差大的線在靠近時(shí)


技術(shù)中心每天會(huì)更新了大量技術(shù)內(nèi)容和方案,可查看:
http://bswap.cn/art
[page]
3 . 濾波電路中的電解電容器,在電路圖中,即使連接是相同的,但布線次序有錯(cuò)誤,也不能得到所希望的電源波紋。圖4是為便于理解而畫(huà)出的圖。

濾波電容的布線方法



首先來(lái)分析圖4(a),負(fù)載電路的布線是由整流二極管引出來(lái)的。濾波電容的布線與負(fù)載電路的布線不同,也是從整流二極管引出來(lái)的。當(dāng)進(jìn)行這樣的布線時(shí),負(fù)載電流不通過(guò)濾波電容,而直接流到負(fù)載電路,所以不能獲得所希望的電源波紋。負(fù)載電流越大、濾波電容的容量越大、由整流二極管到濾波電容的布線越細(xì)長(zhǎng)時(shí),這種傾向變得越嚴(yán)重。

圖4(b)該負(fù)載電路的布線是由整流二極管引出來(lái)、并通過(guò)濾波電容來(lái)進(jìn)行的。這樣,負(fù)載電流一定通過(guò)濾波電容流動(dòng),也就消除了圖4(a)那樣的麻煩。如果考慮到電流的流動(dòng),上述方法的效果是很明顯的。這種方法,不僅對(duì)濾波電容,而且對(duì)電源旁路電容也一樣有效。

4. 考慮電流環(huán)路。簡(jiǎn)單而言,電流環(huán)路其對(duì)象范圍很廣,而且概念也很模糊。但是,其考慮方法卻是簡(jiǎn)單的。在考慮電流的流動(dòng)時(shí),一定有去路和回路。由其去路和回路所形成的電流環(huán)路的面積要盡可能的小。對(duì)于電源線和信號(hào)線來(lái)講都是如此,圖5(a)是不好的例子,由電流的去路與回路所形成的環(huán)路非常大。電源線的環(huán)路大,因其波紋等原因有可能對(duì)其他電路產(chǎn)生不良的影響。

縮小電源線的環(huán)路



現(xiàn)將該環(huán)路變小,如圖5(b)所示。由于這樣做,使環(huán)路變小,故而對(duì)其他電路的影響也就變小。還有,稱(chēng)兩根絞在一起的導(dǎo)線為絞線。即使不弄成絞線,而將兩根導(dǎo)線平行地放置也會(huì)對(duì)縮小電源線環(huán)路面積起到有一定的效果。

5. 電容的一般配置原則

1)電源輸入端跨接10μF~100μF 的電解電容器。如有可能,接100μF 以上的更好。

2)原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0. 01pF的瓷片電容。如遇印刷板空隙不夠,可每(4個(gè)~8個(gè))芯片布置一個(gè)1pF~10pF 的鉭電容。

3)對(duì)于抗噪聲能力弱、關(guān)斷時(shí)電源變化大的器件,如RAM、ROM 存儲(chǔ)器件,應(yīng)在芯片的電源線和地線之間直接接入退耦電容。

4)電容引線不能太長(zhǎng),尤其是高頻旁路電容不能有引線。

5)在印刷板中有接觸器、繼電器、按鈕等元件時(shí),操作它們時(shí)均會(huì)產(chǎn)生較大火花放電,必須采用RC電路來(lái)吸收放電電流。 一般R取1kΩ~2kΩ,C取2.2μF~47μF。

6)CMOS 的輸入阻抗很高,且易受感應(yīng),因此在使用時(shí),對(duì)不用端要接地或接正電源。

6. 振蕩器幾乎所有的電子系統(tǒng)都有一個(gè)耦合于外部晶體或陶瓷諧振器的振蕩器電路.振蕩是一個(gè)輻射的發(fā)射源。其周期性波形的輸出通過(guò)印制板連線輸?shù)截?fù)載,并取決于印制板的布圖、元件的布局、連線、去耦、阻抗控制和其他被消除或減少的有關(guān)項(xiàng)目。

在PCB上,要求外接電容、晶體或陶瓷諧振器的引線越短越好. RC振蕩器對(duì)干擾信號(hào)有潛在的敏感性,它能產(chǎn)生很短的時(shí)鐘周期,因而最好選晶體或陶瓷諧振器. 另外,石英晶體的外殼要接地。


技術(shù)中心每天會(huì)更新了大量技術(shù)內(nèi)容和方案,可查看:
http://bswap.cn/art
[page]
二、一般導(dǎo)線及焊盤(pán)布線


1. 印刷板導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板的粘附強(qiáng)度和流過(guò)它們的電流值決定。當(dāng)銅箔厚度為0.5mm、寬度為1mm~15mm時(shí),通過(guò)2A的電流,溫升不會(huì)高于3℃。因此,導(dǎo)線寬度為1.5mm可滿足要求。對(duì)于集成電路,尤其是數(shù)字電路,通常選0.02mm~0.3mm導(dǎo)線寬度。當(dāng)然,只要允許,還是盡可能用寬線,尤其是電源線和地線。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。 對(duì)于集成電路,尤其是數(shù)字電路,只要工藝允許,可使間距小于0.1mm~0.2mm。

2. 印刷導(dǎo)線拐彎處一般取圓弧,而直角或夾角在高頻電路中會(huì)影響電氣性能。此外,盡量避免使用大面積銅箔,否則,長(zhǎng)時(shí)間受熱時(shí),易發(fā)生銅箔膨脹和脫落現(xiàn)象。 必須用大面積銅箔時(shí),最好用柵格狀,這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。

3 . 焊盤(pán)中心也要比器件引線直徑稍大一些。

焊盤(pán)太大易形成虛焊。焊盤(pán)外徑D 一般不小于(d +1.2)mm,其中d 為引線孔徑。對(duì)高密度的數(shù)字電路,焊盤(pán)最小直徑可取(d +1.0) mm。

三、電源線及地線設(shè)計(jì)

1 . 根據(jù)印刷線路板電流的大小,盡量加粗電源線寬度,減少環(huán)路電阻,同時(shí),使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致,這樣有助于增強(qiáng)抗噪聲能力。

2 . 在小信號(hào)電路與大電流電路做在一起的電路中,必須將GND明顯地區(qū)分開(kāi)來(lái)。布線方法為將小信號(hào)GND與大電流的GND進(jìn)行分離,通常使用兩根引線的GND。使大電流不在布線電阻上流動(dòng),從而不產(chǎn)生干擾,如像功率放大級(jí)和負(fù)載那樣,將大電流流動(dòng)的部分由電源直接進(jìn)行布線。還有,將小信號(hào)部分進(jìn)行匯總,也直接由電源進(jìn)行布線。如果這樣做,小信號(hào)線與大電流線完全分離,再將匯總的小信號(hào) GND與功率放大級(jí)的GND相連接。

當(dāng)電路簡(jiǎn)單時(shí),可將電源所供給的電路匯總成一個(gè)。但是當(dāng)電路變得復(fù)雜時(shí),就要分成幾個(gè)基板(模塊),電源的數(shù)目仍不變,還為1個(gè)。就其布線方法來(lái)看,若各基板電源及地線擁有公共布線電阻,任何一個(gè)基板上的電流發(fā)生變動(dòng),都影響到其他的基板。與此相反,若將其各個(gè)基板電源GND的布線分別由電源引出。這樣,各自都有布線電阻,即使因電流變化而產(chǎn)生電壓降,它僅停留在該基板上,而不會(huì)對(duì)其他基板產(chǎn)生影響。

3 . 正確選擇單點(diǎn)接地與多點(diǎn)接地。 在低頻電路中,信號(hào)的工作頻率小于1MHz,它的布線和器件間的電感影響較小,而接地電路形成的環(huán)流對(duì)干擾影響較大,因而應(yīng)采用一點(diǎn)接地的方式。當(dāng)信號(hào)工作頻率大于10MHz時(shí),地線阻抗變得很大,此時(shí)應(yīng)盡量降低地線阻抗,應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在1 MHz~10MHz時(shí),如果采用一點(diǎn)接地,其地線長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20,否則應(yīng)采用多點(diǎn)接地法。

4 . 數(shù)字地與模擬地分開(kāi)。 電路板上既有高速邏輯電路,又有線性電路,應(yīng)使它們盡量分開(kāi),而兩者的地線不要相混,分別與電源端地線相連。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地,實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地;高頻電路宜采用多點(diǎn)串聯(lián)接地,地線應(yīng)短而粗。高頻元件周?chē)M量用柵格狀大面積地箔,要盡量加大線性電路的接地面積。

5 . 接地線應(yīng)盡量加粗。若接地線用很細(xì)的線條,則接地電位會(huì)隨電流的變化而變化,致使電子產(chǎn)品的定時(shí)信號(hào)電平不穩(wěn),抗噪聲性能降低。因此應(yīng)將接地線盡量加粗,使它能通過(guò)三倍于印刷電路板的允許電流。如有可能,接地線的寬度應(yīng)大于3mm。

6 . 接地線構(gòu)成閉環(huán)路。 設(shè)計(jì)只由數(shù)字電路組成的印刷電路板的地線系統(tǒng)時(shí),將接地線做成閉路可以明顯地提高抗噪聲能力。 其原因在于:印刷電路板上有很多集成電路元件,尤其遇有耗電多的元件時(shí),因受接地線粗細(xì)的限制,會(huì)在地線上產(chǎn)生較大的電位差,引起抗噪聲能力下降;若將接地線構(gòu)成環(huán)路,則會(huì)縮小電位差值,提高電子設(shè)備的抗噪聲能力。

四、結(jié)束語(yǔ)

電磁干擾已成為線路設(shè)計(jì)所面臨的主要問(wèn)題之一,PCB布線設(shè)計(jì)中的抗干擾是一項(xiàng)實(shí)踐性非常強(qiáng)的技術(shù)工作。元件間的合理布局、增大布線間距、短線連接、減少布線過(guò)程中的過(guò)孔設(shè)置、降低連線的特性阻抗、避免多頻率交調(diào)影響等是減少電磁干擾的有效方法。良好的PCB設(shè)計(jì)可以大大提高系統(tǒng)的抗干擾能力,從而提高系統(tǒng)可靠性。

技術(shù)中心每天會(huì)更新了大量技術(shù)內(nèi)容和方案,可查看:
http://bswap.cn/art
要采購(gòu)導(dǎo)線么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉