一、個(gè)別參數(shù)與串聯(lián)S參數(shù)的差別  

 

問(wèn)題1：為何有時(shí)候會(huì)遇到每一段的S參數(shù)個(gè)別看都還好，但串起來(lái)卻很差的情況(loss不是1+1=2的趨勢(shì))?

 

Quick answer : 如果每一線(xiàn)段彼此連接處的real port Zo是匹配的，那loss會(huì)是累加的趨勢(shì)，但若每一線(xiàn)段彼此連接處的real port Zo差異很大，那就會(huì)看到loss不是累加的趨勢(shì)，因?yàn)榇拥慕用嫔蠒?huì)有多增加的反射損失。

 

下圖所示的三條傳輸線(xiàn)

 

Line1是一條100mm長(zhǎng)，特性阻抗設(shè)計(jì)在50ohm的微帶線(xiàn)，左邊50mm，右邊50mm。

 

Line2也是一條100mm長(zhǎng)的微帶線(xiàn)，左邊50mm維持特性阻抗50ohm，但右邊50mm線(xiàn)寬加倍，特性阻抗變 小到33。

 

Line3也是一條100mm長(zhǎng)的微帶線(xiàn)，左邊50mm維持特性阻抗50ohm，但右邊50mm線(xiàn)寬加倍，特性阻抗變 小到33，且呈135o轉(zhuǎn)折。

 

 

觀(guān)察Line1的S21發(fā)現(xiàn)，左右兩段的S參數(shù)有累加特性

 

 

觀(guān)察Line2, Line3的S21發(fā)現(xiàn)， 整條線(xiàn)的S參數(shù)比起左右兩段個(gè)別看的S參數(shù)之累加差一些

 

 

問(wèn)題2：為何各別抽BGA與PCB的S參數(shù)后，在Designer內(nèi)串接看總loss，與直接抽BGA+PCB看S參數(shù)的結(jié)果不同?

 

Quick answer : 這與結(jié)構(gòu)在3D空間上的交互影響，還有下port位置有時(shí)也有影響。

 

下圖所示是兩層板BGA封裝，放上有完整參考平面的PCB兩層板， 這是在消費(fèi)性電子產(chǎn)品很常見(jiàn)的應(yīng)用條件。

 

黃色是高速的差動(dòng)對(duì)訊號(hào)，其在PCB上走線(xiàn)的部分，有很好的完整參考平面，但在BGA端則完全沒(méi)有參考平面。

 

HFSS 3D Layout模擬結(jié)果

 

二、雙埠S參數(shù)對(duì)地回路效應(yīng)的處理  

 

問(wèn)題1：RLC等效電路可以估出訊號(hào)線(xiàn)與地回路每一段的RLC特性，但S參數(shù)卻不行，原因是什么? S參數(shù)帶有地回路的寄生效應(yīng)嗎?

 

Quick answer : RLC等效電路是terminal base model，而S參數(shù)是port base model，后者看的昰一個(gè)port的正負(fù)兩端之間的差值。公眾號(hào) 濾波器 所以S參數(shù)雖然有含地回路(return path)寄生效應(yīng)，但無(wú)法單獨(dú)分離出地回路的影響。

 

問(wèn)題2：在Designer匯入S參數(shù)模型時(shí)，可以選擇該S參數(shù)的電路符號(hào)要不要有每一個(gè)port的reference ground (negative terminal)，或是使用common ground，使用common ground是否表示把每個(gè)port的negative terminal短路，會(huì)忽略地回路的寄生效應(yīng)嗎?

 

Quick answer : 使用common ground，并不會(huì)把return path兩端short，S參數(shù)本身已經(jīng)內(nèi)含地回路的效應(yīng)。

 

三、兩個(gè)2-port 能否組成一個(gè)4-port  

 

兩個(gè)2-port S參數(shù)，有可能組成一個(gè)4-port S參數(shù)嗎?

 

Quick answer : No. 一個(gè)2-port S參數(shù)，內(nèi)涵2x2 (4) matrix單元，即S11, S12, S21, S22，而一個(gè)4-port S參數(shù)，需內(nèi)涵4x4 (16) matrix單元。所以明顯的，當(dāng)有兩條線(xiàn)的兩個(gè)2-port S參數(shù)，并不足以充分且唯一定義一個(gè)4-port S參數(shù)，即這兩條"之間"的近端耦合與遠(yuǎn)程耦合條件并未被定義。換言之，一個(gè)4-port S參數(shù)可以簡(jiǎn)化(reduce order)分離出兩個(gè)2-port S參數(shù)，但反之不然。

 

四、3D模型S參數(shù)串連的差別  

 

全3D模型的S參數(shù)，與分開(kāi)的3D模型S參數(shù)串連的差別

 

常見(jiàn)的問(wèn)題是：封裝與PCB板單獨(dú)抽S參數(shù)后，再于電路仿真軟件串接S參數(shù)，這樣的做法跟把封裝與PCB直接在仿真軟件中3D貼合抽S參數(shù)會(huì)有怎樣的差異?

 

Quick answer : 封裝與PCB間在Z軸上的空間耦合路徑，只有把封裝與PCB直接在仿真軟件中3D貼合抽S參數(shù)時(shí)，才會(huì)被考慮。這樣的做法當(dāng)然是最準(zhǔn)的做法，公眾號(hào) 濾波器 但需不需要每個(gè)案子都一定 非得這么做不可，其實(shí)取決于結(jié)構(gòu)與帶寬考慮。當(dāng)這條路徑的耦合效應(yīng)影響，在您所設(shè)計(jì)的結(jié)構(gòu)下，在一定帶寬以上的影響不能被忽略時(shí)，就必須考慮。

 

五、Port阻抗的設(shè)定  

 

Port阻抗的設(shè)定，對(duì)S參數(shù)本質(zhì)上，與S參數(shù)的使用上，有沒(méi)有影響?

 

Quick answer : 雖然renormalize不同的port阻抗，會(huì)得到不同的S參數(shù)曲線(xiàn)，但該N-port model所定義的物理效應(yīng)本質(zhì)上是相同的。所以對(duì)于model的使用，理論上沒(méi)影響，但實(shí)際上 因?yàn)閠ool的transient analysis的數(shù)值處理能力(fitting ability)不同，有些時(shí)候有影響。

 

打個(gè)比方，在SIwave v4.0很早期的文件，會(huì)建議訊號(hào)的port阻抗設(shè)50ohm，而電源的port阻抗設(shè)0.1~1ohm，但目前的SIwave其實(shí)就不需要特別這么做，即你可以延續(xù)之前的設(shè)定習(xí)慣，或是全部都renormalize 50ohm，SIwave吐出的S參數(shù)代到Designer去用，都可以得到一樣的結(jié)果。如果您使用其他的tool有遇到設(shè)不同的port阻抗，得到時(shí)域模擬結(jié)果不同的情況，建議您可以試試SIwave。

 

六、Export S參數(shù)模型時(shí)  

 

Export S參數(shù)模型時(shí)，有沒(méi)有做port renormalize to 50ohm，對(duì)使用S參數(shù)有沒(méi)有影

 

Quick answer : No

 

七、問(wèn)題與討論  

 

（1） S參數(shù)無(wú)法匯入怎么辦? 

 

Ans：首先檢查tool是否反饋任何錯(cuò)誤訊息，再來(lái)以文本編輯器打開(kāi)該S參數(shù)，檢查其頻點(diǎn)描述定義是否是遞增排列(frequency monotonicity)。會(huì)出現(xiàn)這種烏龍錯(cuò)誤，通常是有人手動(dòng)編輯去修改S參數(shù)造成。

 

（2） S參數(shù)因?yàn)閜ort數(shù)過(guò)多導(dǎo)致模擬耗時(shí)怎么辦? 

 

Ans：遇到S參數(shù)模擬耗時(shí)，首先我會(huì)檢查該S參數(shù)是否有passivity與causality issue，或是在Designer模擬過(guò)程中，注意看看是否在state-space fitting process卡很久。遇到多埠S參數(shù)，則試著轉(zhuǎn)成state space model (.sss)，仿真速度會(huì)加快不少，而透過(guò)SIwave或NdE轉(zhuǎn)state space model的程序中，建議只勾enforce passivity，不用勾enforce causality，這樣也會(huì)節(jié)省不少時(shí)間。(因?yàn)閟tate space algorithm本身就滿(mǎn)足primitive causality，所以不用擔(dān)心其因果性問(wèn)題)

 

 

（3） Toushstone1.0(TS1.0)與TS2.0主要有何差別? 

 

Ans：TS2.0 (.ts)支持mixed reference impedance，而TS1.0 (.snp)每個(gè)port的reference impedance都要是相同的50ohm. 以SIwave為例：

 

 

以Designer內(nèi)NdE (Network Data Explorer)為例

 

 

不管原本在SIwave或HFSS的port設(shè)定是否有指定renormalize，最后要export時(shí)還可以再?zèng)Q定要不要overwrite renormalize

 

（4）0Touchstone file可以設(shè)定noise data，那是什么東西，何時(shí)使用? 

 

Ans：這是在TS1.0就有定義的功能，可以對(duì)Touchstone file附加noise data定義，一般用于主動(dòng)組件的S參數(shù)模型。

 

當(dāng)你在Designer匯入S參數(shù)模型時(shí)，可以右鍵單擊[Edit Model]檢視noise data (如果有的話(huà)).

 

 

（5）為何在2.2的例子，BGA與PCB各別S參數(shù)的loss累加(-0.29-0.8=-1.09)反而是比整個(gè)3D model一起看所得到的S參數(shù)(-1.06)來(lái)的差? 

 

Ans：當(dāng)BGA與PCB做3D結(jié)合的條件下去抽S參數(shù)時(shí)，此時(shí)原本沒(méi)有參考平面的BGA上走線(xiàn)，會(huì)看到一些PCB上的平面透過(guò)solder ball所貢獻(xiàn)的些微回流路徑效應(yīng)。這點(diǎn)我們也可以透過(guò)觀(guān)察Z11(Z profile)來(lái)驗(yàn)證。

 

 

 

推薦閱讀：