你的位置:首頁(yè) > 電路保護(hù) > 正文

忽略了這個(gè)細(xì)節(jié),F(xiàn)OC電流采樣當(dāng)然不準(zhǔn)

發(fā)布時(shí)間:2018-12-19 責(zé)任編輯:lina

【導(dǎo)讀】在電機(jī)驅(qū)動(dòng)的FOC控制開(kāi)發(fā)過(guò)程中,您是否遇到過(guò)電機(jī)噪聲過(guò)大、效率偏低甚至無(wú)法運(yùn)轉(zhuǎn)的情況?這一切有可能源于相電流的采樣異常,從而導(dǎo)致FOC算法中無(wú)法重建正確的三相電流!小編這里給大家分析影響電流采樣的一個(gè)因素——延遲源!

 

在電機(jī)驅(qū)動(dòng)的FOC控制開(kāi)發(fā)過(guò)程中,您是否遇到過(guò)電機(jī)噪聲過(guò)大、效率偏低甚至無(wú)法運(yùn)轉(zhuǎn)的情況?這一切有可能源于相電流的采樣異常,從而導(dǎo)致FOC算法中無(wú)法重建正確的三相電流!小編這里給大家分析影響電流采樣的一個(gè)因素——延遲源!

 

1. 引言

 

在雙電阻采樣的電機(jī)驅(qū)動(dòng)FOC控制中,采樣點(diǎn)設(shè)置為驅(qū)動(dòng)橋下管打開(kāi)的中間時(shí)刻。注意,這里是驅(qū)動(dòng)橋下管打開(kāi)的中間時(shí)刻,而不是MCU輸出的PWM周期中間時(shí)刻。因?yàn)閺腗CU計(jì)算生成PWM到電流信號(hào)送入MCU的ADC模塊,這個(gè)典型的驅(qū)動(dòng)拓?fù)渲校嬖诙噙_(dá)七個(gè)延遲源!

 

忽略了這個(gè)細(xì)節(jié),F(xiàn)OC電流采樣當(dāng)然不準(zhǔn)

 

 

2. 延遲類(lèi)型及典型時(shí)間

下面表格詳細(xì)指明了電機(jī)驅(qū)動(dòng)系統(tǒng)拓?fù)渲写嬖诘钠邆€(gè)延遲源及其典型的時(shí)間。這些延遲將疊加在一起,產(chǎn)生的影響是:實(shí)際輸出PWM波形滯后于MCU計(jì)算預(yù)期輸出的PWM波形,按照這個(gè)計(jì)算,相電流采樣點(diǎn)需要滯后于MCU計(jì)算預(yù)期輸出的PWM波形的中間時(shí)刻。

 

忽略了這個(gè)細(xì)節(jié),F(xiàn)OC電流采樣當(dāng)然不準(zhǔn)

 

3. 延遲源詳細(xì)分析

3.1PWM死區(qū)時(shí)間插入

 

在三相無(wú)刷電機(jī)驅(qū)動(dòng)系統(tǒng)中,需要三個(gè)橋臂來(lái)控制相線電流流向,在每個(gè)橋臂上有兩個(gè)功率器件,如MOSFET、IGBT。這一對(duì)功率器件不能同時(shí)導(dǎo)通,否則就會(huì)出現(xiàn)短路的情況。這里以MOSFET作為功率器件來(lái)說(shuō)明。在控制中,必須插入死區(qū)時(shí)間以確保上部和下部MOSFET不會(huì)同時(shí)處于打開(kāi)狀態(tài)。死區(qū)時(shí)間的典型值可能在100ns到2μs之間,具體取決于系統(tǒng)中的各種因素,如MOSFET驅(qū)動(dòng)電壓、MOSFET型號(hào)。

 

在所需的PWM波形插入死區(qū)時(shí)間之后,我們得到的是PWM中點(diǎn)和上升沿都向右移動(dòng)。因此,在FOC控制算法計(jì)算出適當(dāng)?shù)腜WM之后,我們立即開(kāi)始看到第一個(gè)延遲,即死區(qū)時(shí)間。

 

 忽略了這個(gè)細(xì)節(jié),F(xiàn)OC電流采樣當(dāng)然不準(zhǔn)


3.2光耦延遲和預(yù)驅(qū)動(dòng)器延遲

 

在MCU控制FTM模塊輸出PWM波形到MOSFET柵極受控制的那一刻之間,各種光電耦合器和預(yù)驅(qū)動(dòng)器的信號(hào)響應(yīng)導(dǎo)致了額外的延遲。

 

與MCU引腳輸出的波形相比,預(yù)驅(qū)動(dòng)器的輸出延遲了一段時(shí)間(Delay1)。

 

忽略了這個(gè)細(xì)節(jié),F(xiàn)OC電流采樣當(dāng)然不準(zhǔn)

 

3.3晶體管開(kāi)關(guān)延遲

 

經(jīng)過(guò)預(yù)驅(qū)動(dòng)器后,PWM波形到達(dá)MOSFET晶體管,但由于其固有特性,所有晶體管都需要一定的時(shí)間導(dǎo)通和截止。根據(jù)晶體管類(lèi)別及導(dǎo)通/截止之間切換所需要的電壓電平,此延遲時(shí)間有所不同。

 

Delay2為相線電壓理論切換點(diǎn)(CMP2)與實(shí)際切換點(diǎn)的時(shí)刻之間的整個(gè)延遲。

 

忽略了這個(gè)細(xì)節(jié),F(xiàn)OC電流采樣當(dāng)然不準(zhǔn)

 

最后,柵極電壓到達(dá)了能令晶體管導(dǎo)通的程度,電流通過(guò)相線和采樣電阻,在采樣電阻兩端產(chǎn)生電壓差,紅色波形為理想狀態(tài)下的相電流波形。此時(shí)與MCU計(jì)算生成的PWM周期中點(diǎn)存在延遲總時(shí)間如圖中“相電流中點(diǎn)移位”。

 

忽略了這個(gè)細(xì)節(jié),F(xiàn)OC電流采樣當(dāng)然不準(zhǔn)

 

3.4其他延遲

 

如下圖所示,影響電流采樣的最后延遲鏈?zhǔn)怯煞糯笃鬓D(zhuǎn)換速率、MCU引腳上的低通濾波器和ADC轉(zhuǎn)換速率構(gòu)成的。圖中用紅色圓圈標(biāo)記的時(shí)刻為正確的電流采樣時(shí)刻,可以看出,與FTM輸出的PWM中點(diǎn)相比,相電流采樣點(diǎn)大大延遲。

 

忽略了這個(gè)細(xì)節(jié),F(xiàn)OC電流采樣當(dāng)然不準(zhǔn)

 

4. 結(jié)語(yǔ)

 

所有的電子電路中,都會(huì)存在信號(hào)的延遲問(wèn)題。信號(hào)延遲不可能被完全消除,但可通過(guò)選用低延遲的器件以減小影響。

 

在電機(jī)驅(qū)動(dòng)中,除了選用合適的器件外,還需要對(duì)信號(hào)延遲進(jìn)行軟件補(bǔ)償。文中提及的這些延遲源的精確延遲時(shí)間,我們可以通過(guò)示波器和計(jì)算得出,在軟件上補(bǔ)償這些延遲,才可得出正確的電流采樣時(shí)刻。這樣在正確的時(shí)刻采集到的數(shù)據(jù)才能作為FOC控制中重建電機(jī)三相電流的數(shù)據(jù)來(lái)源。

 

 
推薦閱讀:
探析CAN收發(fā)器各項(xiàng)參數(shù)
分享PCB電路板進(jìn)行散熱處理的重要技巧
IEduChina2019國(guó)際學(xué)校展暨國(guó)際教育論壇溫暖深圳
如何參加這個(gè)含金量高的教育展?簡(jiǎn)單4招,幫你輕松搞定!
分享高速PCB設(shè)計(jì)EMI之九大規(guī)則
要采購(gòu)晶體么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉