【導(dǎo)讀】RS-485 網(wǎng)絡(luò)的許多信號完整性和通信問題都源于端接，這可能是因為缺少端接或端接不正確。在 RS-485 基礎(chǔ)知識系列的這一部分，我將討論何時不需要端接 RS-485 網(wǎng)絡(luò)，以及在需要端接時如何使用標準（并聯(lián)）端接和交流電 (AC) 端接網(wǎng)絡(luò)。
如本系列上一部分所述，RS-485 收發(fā)器的驅(qū)動器必須能夠在 32 個單位負載和兩個 120Ω 端接電阻上驅(qū)動 1.5V。我在本文中沒有提到這一點，但要說明的是，120Ω 端接電阻值來源于雙絞線總線的差模特性阻抗。簡而言之，線規(guī)、絕緣類型和厚度以及每單位長度的扭絞數(shù)都會影響高速數(shù)據(jù)信號“接觸”的阻抗。該阻抗以歐姆表示，對于雙絞線電纜，其范圍通常為 100Ω 至 150Ω。RS-485 標準的起草者選擇 120Ω 作為標稱特性阻抗，因此為了匹配此阻抗，端接電阻器的默認值也為 120Ω。
端接網(wǎng)絡(luò)存在的理由
將電纜的特性阻抗與端接網(wǎng)絡(luò)相匹配，總線末端的接收器便能夠接收最大信號功率。如果讓傳輸線路保持未端接狀態(tài)，或端接值與電纜阻抗不相等，則會導(dǎo)致不匹配，從而在網(wǎng)絡(luò)末端產(chǎn)生反射。顧名思義，反射就是信號的一些能量返回到線路，然后建設(shè)性地或破壞性地干擾沿總線傳播的下一個位。一個破壞性的例子是，如果反彈回來的反射信號與輸入信號相異，將導(dǎo)致接收器接收更小的輸入信號。如果嚴重不匹配，反射回來的能量會導(dǎo)致后續(xù)位被接收器誤解和錯誤解碼。
公式 1 表明，對于反射系數(shù)，要接近零，輸入阻抗 ZL 需要與源阻抗 ZS 匹配。如果負載和源阻抗差很大，幾乎整個信號都會反射。
如您所見，為實現(xiàn)出色的信號完整性，最好使交流線路阻抗匹配等值的端接阻抗。并非所有設(shè)計人員都想這樣做，這是為什么？因為添加端接網(wǎng)絡(luò)會增加整個系統(tǒng)的成本，而且這些端接網(wǎng)絡(luò)還會為驅(qū)動器增加并聯(lián)負載，從而導(dǎo)致更大的穩(wěn)態(tài)負載電流。在降低功耗至關(guān)重要的功耗敏感型應(yīng)用（例如在電池供電的應(yīng)用）中，一種節(jié)省功耗的選擇是不端接總線。下面我們來討論哪些情況下可以不端接。
不需要端接的網(wǎng)絡(luò)
不需要端接網(wǎng)絡(luò)的一種情況是，網(wǎng)絡(luò)的雙向環(huán)路時間比 1 位環(huán)路時間短得多（tbit > 10 倍雙向環(huán)路延時）。在此類情況下，反射每次到達網(wǎng)絡(luò)末端時都會損失能量。
從圖 1 中可以看出，每次信號在電纜末端反射時，反射幅度都會繼續(xù)衰減。圖 1 顯示了信號的三個往返和總共六次反射。
圖 1：每次發(fā)生反射時的反射衰減幅度
估計總線未端接端的輸入阻抗為 96kΩ（八分之一單位負載），驅(qū)動器的源阻抗為 60Ω，根據(jù)表 1 中列出的計算方式，信號反射會衰減。
表 1：信號衰減計算示例
如表 1 所示，到信號第六次反射時，它已衰減到其原始幅度的 4% 以下。在此之后，可以肯定地說反射不會再導(dǎo)致信號完整性問題。由于某個位的采樣點通常出現(xiàn)在位深度的 50-75% 之間，因此您需要確保這三個往返延遲出現(xiàn)在采樣點之前。
需要端接的網(wǎng)絡(luò)
對于位時間并不明顯長于電纜環(huán)路時間的應(yīng)用，為了盡量減少反射，端接至關(guān)重要。最基本的端接網(wǎng)絡(luò)稱為標準或并聯(lián)端接網(wǎng)絡(luò)，由單個電阻組成（圖 2）。
圖 2：標準端接網(wǎng)絡(luò)
對于標準端接，您可以使端接電阻值與網(wǎng)絡(luò)兩端線纜的差模特性阻抗相匹配。這樣可確保正確端接在總線上雙向傳輸?shù)男盘?。正如我之前提到的，這種類型的端接方案的主要缺點是，只要驅(qū)動器處于運行狀態(tài)，電阻器就會充當(dāng)驅(qū)動器的一個直流 (DC) 負載。
使用交流端接有助于減輕這種功率耗散，而無需對總線長度提出如此長的位時間要求。圖 3 顯示了交流端接方案。
圖 3：交流端接網(wǎng)絡(luò)
由于電流通常從 RS-485 驅(qū)動器的一側(cè)流過端接網(wǎng)絡(luò)，然后流過驅(qū)動器的另一側(cè)，因此通過放置串聯(lián)電容器可使穩(wěn)態(tài)電流變?yōu)榱?。這種端接有兩個注意事項：它需要在每個端接網(wǎng)絡(luò)上使用一個額外的元件，并且串聯(lián)電阻器和電容器會引入電阻電容 (RC) 延時。RC 時間常數(shù)會減慢差分信號的上升沿和下降沿，并限制網(wǎng)絡(luò)的最大數(shù)據(jù)速率。
表 2 總結(jié)了三種端接場景。
表 2：端接技術(shù)摘要
為實現(xiàn)出色的信號完整性，最好使電纜的差模特性阻抗匹配等值的端接阻抗。但如果您采取適當(dāng)?shù)牟襟E，也能成功實施交流端接或完全避免端接。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
不勞開發(fā)固件了！用這個控制器可實現(xiàn)USB-C PD 3.0 PPS
如何通過改進IGBT模塊布局來克服芯片縮小帶來的熱性能挑戰(zhàn)
