【導(dǎo)讀】本設(shè)計指南分為三部分，將講解如何為電力電子應(yīng)用中的功率開關(guān)器件選用合適的隔離柵極驅(qū)動器，并介紹實(shí)戰(zhàn)經(jīng)驗(yàn)。上次為大家梳理了隔離式柵極驅(qū)動器的介紹和選型指南，本文為第二部分，將帶大家全面了解使用安森美(onsemi)隔離式柵極驅(qū)動器的電源、濾波設(shè)計以及死區(qū)時間控制。
電源建議
以下是使用隔離式柵極驅(qū)動器電源時應(yīng)注意的一些建議。VDD 和 VCC 的旁路電容對于實(shí)現(xiàn)可靠的隔離式柵極驅(qū)動器性能至關(guān)重要。
建議選擇具有適當(dāng)電壓額定值、溫度系數(shù)和電容容差的低 ESR 和低 ESL 表面貼裝多層陶瓷電容 (MLCC)。柵極驅(qū)動器的輸出偏置電源引腳需要旁路電容，其值至少應(yīng)為開關(guān)器件柵極電容的 10 倍，并且不小于 100 nF；此電容應(yīng)位于盡可能靠近該器件的地方，以用于解耦。建議使用 2 個電容：一個 100 nF 陶瓷表面貼裝電容和一個并聯(lián)的幾微法電容，如圖 1 所示。
同樣，輸入側(cè)的 VDD 和 GND 引腳之間也應(yīng)放置一個旁路電容?？紤]到輸入側(cè)的邏輯電路會消耗少量電流，此旁路電容的最小建議值為 100 nF。
圖 1. 電源示意圖
使用隔離式柵極驅(qū)動器時的輸入濾波設(shè)計
為了獲得良好的信號質(zhì)量和抗擾度，可以在微控制器和柵極驅(qū)動器輸入之間放置一個輸入濾波器 RC 網(wǎng)絡(luò)，如圖 2 所示。
電力電子應(yīng)用中經(jīng)常使用的濾波方法有兩種：
● 控制輸入端的 RC 濾波器；
● 具有較短延遲時間的 RC 濾波器與柵極驅(qū)動器本身集成的精密濾波器的組合。
RC 值將取決于系統(tǒng)要求的輸入頻率范圍、占空比和時間延遲。
● 由最大 100 pF 電容和最多 100Ω 電阻構(gòu)成的小容性濾波器可抑制驅(qū)動器輸入端的高頻噪聲。濾波器電容抑制共模噪聲。
● 濾波器電阻有助于保護(hù)控制器。串聯(lián)電阻會限制接地反彈期間流入流出控制器的電流，減弱柵極驅(qū)動線的寄生電感（它可能導(dǎo)致振鈴），并有助于抑制任何由長輸入走線吸收的 EMI。
● 此 RC 濾波器需要放在盡可能靠近柵極驅(qū)動器引腳引線的地方。高壓輸出電路的共模瞬變噪聲可能會干擾低壓輸入側(cè)。數(shù)字控制輸入應(yīng)使用低阻抗信號源以防止出現(xiàn)毛刺或造成意外開關(guān)。
圖 2. 用于輸入信號的 RC 網(wǎng)絡(luò)示例
其他輸入引腳（如 ANB、DT 和 ENA/DIS）也需要適當(dāng)濾波，以使系統(tǒng)穩(wěn)健。由于功率級瞬變電壓和電流的電磁干擾 (EMI)，輸入濾波不當(dāng)可能導(dǎo)致各種不良影響。
例如，圖 3 顯示了 ANB 引腳浮空時的工作波形，上方圖片沒有濾波，下方圖片則使用了適當(dāng)濾波。如實(shí)驗(yàn)結(jié)果所示，在沒有旁路電容的情況下觀察到噪聲信號，而當(dāng)靠近此引腳使用 1 nF 以上的旁路電容時，噪聲信號消失。
輸入信號引腳的阻抗通常為 200 kΩ；禁用 (DISABLE) 時，ANB 和 ENA/DIS 引腳被拉到 GND 引腳，如圖 4 所示。但使能 (ENABLE) 時，ENA/DIS 引腳被拉到 VDD 引腳，如圖 5 (B) 所示。
圖 3. 元件濾波對 ANB 引腳的影響
驅(qū)動器引腳的噪聲可能會耦合到輸入引腳（ANB 和 ENA/DIS）上，導(dǎo)致驅(qū)動器對瞬變作出反應(yīng)，而不是對輸入 PWM 信號作出響應(yīng)。這可能會造成驅(qū)動器輸入和輸出出現(xiàn)不良行為，并且可能會降低系統(tǒng)性能。
此外，如果驅(qū)動器的 ANB 和 ENA/DIS 引腳之間的距離較長，那么需要更加注意驅(qū)動器的布局和濾波，以避免這種不良行為。
圖 4. AND 示例，ENA/DIS 引腳浮空
如果需要 ENA/DIS DISABLE 和 ANB 功能，應(yīng)使用約 1nF 的低 ESR/ESL 電容，以改善整體系統(tǒng)性能。以下總結(jié)了 ENA/DIS 和 ANB 引腳浮空時的注意事項(xiàng)。
ENA/DIS 引腳：如果不使用 ENA/DIS 引腳，應(yīng)將其直連 VDD 或 GND 引腳以分別實(shí)現(xiàn) ENABLE 或 DISABLE 功能。當(dāng)使用 ENA/DIS 引腳提供 ENABLE 或 DISABLE 功能時，如果無法將 ENA/DIS 引腳連接到 VDD 或 GND，那么建議將數(shù)十 kΩ（如 10 kΩ ~ 47 kΩ）的外部上拉或下拉電阻連接到 VDD 或 GND 引腳，以實(shí)現(xiàn)更好的抗擾度，分別如圖 5 (B) 和 (C) 所示。
當(dāng)使用控制器驅(qū)動幾英寸或更長距離外的 ENA/DIS 引腳時，需要將低 ESR/ESL 的 1 nF 電容放置在引腳附近。
在需要快速禁用響應(yīng)時間的情況下，應(yīng)使控制器更靠近驅(qū)動器，使用高驅(qū)動強(qiáng)度輸出，并最大程度地減少柵極驅(qū)動環(huán)路中的雜散電感。
ANB 引腳：如果不使用 ANB 引腳，應(yīng)將其直連 GND 引腳，或使用 1 nF 電容。如果無法將 ANB 引腳連接到 GND，那么建議使用數(shù)十 kΩ（如 10 kΩ ~ 47 kΩ）的外部下拉電阻，以防止外部干擾導(dǎo)致 ANB 功能意外激活（盡管其內(nèi)部有 3.3μs 濾波器），如圖 5 (A) 所示。
圖 5. ANB、ENA/DIS 引腳適當(dāng)濾波的示例
可編程死區(qū)時間控制
只要兩個外部輸入信號的死區(qū)時間（INA 和 INB 信號之間）比內(nèi)部設(shè)置的死區(qū)時間（DT1 和 DT2）短，系統(tǒng)就會自動插入死區(qū)時間。否則，如果外部輸入信號死區(qū)時間大于內(nèi)部死區(qū)時間，則柵極驅(qū)動器不會修改死區(qū)時間。內(nèi)部死區(qū)時間定義如圖 6 所示。
圖 6. 內(nèi)部死區(qū)時間定義
圖 7 顯示了輸入信號同時施加時內(nèi)部死區(qū)時間和防止擊穿的定義。
圖 7. 內(nèi)部死區(qū)時間定義
在模式 A 下，當(dāng) DT 引腳開路時，最小死區(qū)時間 (tDTMIN) 典型值為 10 ns，不允許驅(qū)動器兩個輸出（OUTA 和 OUTB）之間交叉導(dǎo)通。在模式 B下，當(dāng) DT 引腳電阻在 1 k 和 300 k 之間時，外部電阻 (RDT) 控制死區(qū)時間。
當(dāng)激活死區(qū)時間 (DT) 控制模式時，不允許重疊。
兩路輸出之間的死區(qū)時間 (DT) 根據(jù)下式設(shè)置：DT（單位為 ns）= 10 × RDT（單位為 kΩ）。
在模式 C下，當(dāng) DT 引腳被拉至 VDD 時，允許兩個輸出重疊，如圖 8 所示。
圖 8. 死區(qū)時間模式控制的時序圖
死區(qū)時間 (DT) 引腳浮空
當(dāng) DT 引腳浮空時，建議將 DT 引腳直連 GND 引腳，或使用 2.2 nF 電容，分別如圖 9 的中間和下方圖形所示。
圖 9. ANB、ENA/DIS 引腳適當(dāng)濾波的示例
如圖 10 所示，當(dāng) DT 引腳浮空時，最小死區(qū)時間 (tDTMIN) 典型值為 10 ns，不允許驅(qū)動器兩個輸出（OUTA 和 OUTB）之間交叉導(dǎo)通。
圖 10. DT 引腳浮空時的實(shí)驗(yàn)波形
可編程死區(qū)時間 (DT)
如果通過死區(qū)時間控制電阻對死區(qū)時間進(jìn)行編程，應(yīng)并聯(lián)放置一個值大于 2.2nF 的電容，以提高快速開關(guān)瞬變期間的抗擾度，如圖 11 所示。
當(dāng) DT 引腳電阻在 1 kΩ 和 300 kΩ 之間時，外部電阻 (RDT) 控制死區(qū)時間。圖 12 顯示了 DT 引腳具有 100 kΩ 電阻時的實(shí)驗(yàn)結(jié)果。
圖 11. 死區(qū)時間引腳適當(dāng)濾波的示例
圖 12. DT 引腳具有 100 kΩ 電阻時的實(shí)驗(yàn)波形
無死區(qū)時間以允許交叉導(dǎo)通
如果無需死區(qū)時間，應(yīng)將死區(qū)時間引腳連接到 VDD 以停用 DT 電路，如圖 13 所示，實(shí)驗(yàn)結(jié)果如圖 14 所示。
圖 13. 將DT 引腳連接到VDD引腳以停用DT電路的示例
圖 14. DT 引腳短接 VDD 時的實(shí)驗(yàn)波形
死區(qū)時間 (DT) 引腳浮空時的考量
死區(qū)時間控制功能根據(jù) DT 引腳電壓提供三種工作模式。
當(dāng) DT 引腳浮空時，在浪涌測試期間（如雷擊浪涌）DT 引腳上可能有異常噪聲。盡管 DT 引腳內(nèi)部對于開路和短路檢測分別有 3μs 和 2μs 的濾波時間，但如果 DT 引腳電壓受噪聲信號影響而超過額定電壓電平，死區(qū)時間控制模式仍會變?yōu)槟Ｊ?C，因?yàn)樗绤^(qū)時間控制模式變更取決于 DT 引腳電壓。
例如，如果 DT 引腳電壓低于 0.9 × VDD，則當(dāng) DT 引腳浮空時，死區(qū)時間具有最小值（典型值 10 ns），DT 引腳的穩(wěn)態(tài)電壓約為 0.8 V。
如果噪聲導(dǎo)致 DT 引腳電壓超過 0.9 × VDD 且持續(xù) 3μs 以上，死區(qū)時間控制模式會被禁用，這意味著兩個通道之間沒有死區(qū)時間，如圖 15 所示。
圖 15. DT 引腳浮空時的異常波形
因此，建議為 RDT 增加一個 2.2nF 或以上的陶瓷電容 (CDT)，并使其靠近芯片，以實(shí)現(xiàn)更好的抗擾度和兩個通道之間更好的死區(qū)時間匹配，如圖 16 所示。
主要考量是通過 RDT 的電流用于設(shè)置死區(qū)時間，此電流隨著 RDT 值的增大而減小。
圖 16. 死區(qū)時間的更詳細(xì)框圖
測試結(jié)果顯示，對于 5 V 情況的 VDD，當(dāng) DT 引腳浮空且外部施加的電壓低于 0.9 × VDD 時，死區(qū)時間控制模式不變，即仍為模式 A，如圖 17 所示。
圖 17. DT 引腳浮空且外部施加的電壓低于 0.9 × VDD 時的實(shí)驗(yàn)波形
但是，對于 5 V 情況的 VDD，當(dāng) DT 引腳浮空且外部施加的電壓高于 0.9 × VDD 并持續(xù) 3μs 以上時，死區(qū)時間模式從模式 A 變?yōu)槟Ｊ?C，例如圖 18 中的情況 B 所示。如情況 A 所示，針對 DT 引腳開路檢測，其內(nèi)部有 3μs 濾波時間，因此死區(qū)時間控制模式并未改變，防止擊穿功能仍在運(yùn)行。
圖 18. DT 引腳浮空且外部施加的電壓高于 0.9 × VDD 時的實(shí)驗(yàn)波形
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
DIP開關(guān)如何選型？搞懂這些基礎(chǔ)知識，就不難！
