什么是RPC DRAM

 

標(biāo)準(zhǔn)的現(xiàn)代DRAM芯片，雖然體積小但I(xiàn)/O要求很高，不可能用于空間受限的應(yīng)用。通過在所連接的設(shè)備中使用大量的引腳，它們還可能進(jìn)一步增加設(shè)備本身的尺寸，從而需要使用更大、更昂貴的FPGA或SoC封裝。

 

雖然許多邊緣設(shè)備可以輕松地使用比現(xiàn)代存儲部件提供的更小的內(nèi)存量（例如低于1Gb），但要將RAM芯片切成兩半并獲得更少的內(nèi)存容量是不可能的。

 

所謂的RPC（Reduced Pin Count）DRAM是一項(xiàng)來自鈺創(chuàng)的新技術(shù)，它有可能對人工智能、物聯(lián)網(wǎng)和虛擬現(xiàn)實(shí)/增強(qiáng)現(xiàn)實(shí)市場產(chǎn)生深遠(yuǎn)影響。這是一個微型內(nèi)存芯片家族，可以小到1.96mm x 4.63mm，提供256Mbits和高帶寬（與DDR3相同），僅使用DDR3 PCB面積的10%和DDR3內(nèi)存占用的SoC或FPGA引腳的一半。它的時鐘速度可以達(dá)到1200MHz，帶寬高達(dá)4800 Mb/s。

 

DDR RAM和RPC DRAM比較

 

RPC DRAM是空間受限的邊緣AI應(yīng)用的理想選擇，這些應(yīng)用本地處理視頻、音頻或圖像等數(shù)據(jù)，除了節(jié)省空間外，低功耗也是關(guān)鍵。RPC DRQM使用的管腳數(shù)量較少，為其他系統(tǒng)功能留下了更多的可用資源，而將多個RPC DRAM芯片堆疊在一起以進(jìn)一步優(yōu)化布局的可能性使該技術(shù)更具吸引力。它還可以實(shí)現(xiàn)一些有趣的場景，比如嵌入到SiP，甚至可以與小型FPGA裸芯片集成，以實(shí)現(xiàn)功能強(qiáng)大的設(shè)備。但是要想在FPGA中使用內(nèi)存，需要使用DRAM控制器與它進(jìn)行接口，這就是我們最近使用LiteDRAM的原因。

 

LiteDRAM支持

 

LiteDRAM是一個可配置的內(nèi)存控制器，是LiteX的一部分，LiteX是一個開源的SoC構(gòu)建器，我們正在開發(fā)和使用它來設(shè)計(jì)基于FPGA的系統(tǒng)。通過在這個開放源代碼內(nèi)存控制器中創(chuàng)建對RPC DRAM的支持，我們已經(jīng)能夠?qū)O小尺寸的內(nèi)存添加到我們構(gòu)建的產(chǎn)品和整個LiteX生態(tài)系統(tǒng)中。通過這種方式，我們可以提高客戶設(shè)備的計(jì)算能力，使他們能夠運(yùn)行需要計(jì)算的應(yīng)用程序或成熟的操作系統(tǒng)，如Linux。

 

我們使用LiteDRAM和其他組件為高帶寬視頻和其他數(shù)據(jù)處理系統(tǒng)開發(fā)與DDR存儲器接口的獨(dú)特設(shè)計(jì)，同時構(gòu)建DRAM控制器并對LiteDRAM進(jìn)行了許多改進(jìn)，RPC DRAM支持只是一個例子。

 

Antmicro的開源FPGA IP

 

我們經(jīng)常使用FPGA為我們的客戶構(gòu)建廣泛的可配置系統(tǒng)，利用這項(xiàng)技術(shù)提供的靈活性和可定制性。我們創(chuàng)建的開源FPGA IP可以在各種設(shè)計(jì)和平臺之間重用，而不會對我們的客戶施加任何許可限制。Antmicro的開源IP核心產(chǎn)品包括MIPI CSI、MIDI、PCIe、USB、以太網(wǎng)等。

 

我們構(gòu)建的FPGA系統(tǒng)與供應(yīng)商無關(guān)，這些組件確保了未來的可靠性，并使我們的客戶能夠完全控制產(chǎn)品。

 

實(shí)際上，鈺創(chuàng)已經(jīng)在2019年CES展上透露該公司已經(jīng)與萊迪思半導(dǎo)體(Lattice Semiconductor)合作，展出可兼容鈺創(chuàng)RPC DRAM的萊迪思EPC5 FPGA解決方案。