延遲線(DL)電路是一個(gè)廣為人知的概念，是一個(gè)可將電信號(hào)延遲一段時(shí)間的邏輯元件。從DDR SDRAM(雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)到DLL(延遲鎖相環(huán))，延遲線的應(yīng)用范圍十分廣泛。

 

在DL延遲線模塊內(nèi)，為生成一個(gè)確定性移相信號(hào)，我們需要設(shè)定邏輯元件的延時(shí)，并調(diào)整延時(shí)設(shè)置，以補(bǔ)償制程、電壓和溫度(PVT)對(duì)測(cè)量值的影響。

 

圖1: 延遲線示例

 

圖1給出一個(gè)預(yù)定數(shù)量的延遲單元構(gòu)成的延遲線電路和通過配置字實(shí)現(xiàn)的反饋通道(Dfb)的示例，通過延遲配置字，可以在Din引腳輸入信號(hào)和Dout引腳輸出信號(hào)之間設(shè)定所需延時(shí)。每個(gè)延遲單元在Din和Dl兩個(gè)引腳之間生成固定的通道延時(shí)。

 

我們可以通過多種方式計(jì)算符合理想延遲要求的配置字，計(jì)算已知時(shí)鐘延長(zhǎng)一個(gè)周期所需延遲單元的數(shù)量就是其中一種方法。確定一個(gè)延遲單元的延時(shí)不難。

 

圖2所示是這種計(jì)算方法的原理；ClkIN是已知時(shí)鐘信號(hào)，輸出是延長(zhǎng)一個(gè)周期的ClkIN信號(hào)。這個(gè)模塊的輸出(延遲單元的數(shù)量)用于確定延遲線的配置，如圖1所示。

 

圖2: 延遲配置字計(jì)算示例

 

如果噪聲或干擾在ClkIN上引起尖峰，測(cè)量精確度將會(huì)受到錯(cuò)誤數(shù)據(jù)的影響。眾所周知，錯(cuò)誤的設(shè)置可能導(dǎo)致延遲線電路暫時(shí)性功能紊亂。

 

假設(shè)在一段時(shí)間內(nèi)，參考周期比標(biāo)稱值小很多或大很多，輸入延長(zhǎng)線的新計(jì)算值將會(huì)與以前的數(shù)值有很大差異。圖1所示的DL將會(huì)生成一個(gè)錯(cuò)誤信號(hào)，被隨機(jī)抖動(dòng)信號(hào)吸收。

 

圖3中的示例描述了當(dāng)參考時(shí)鐘ClkIN有一個(gè)大的峰對(duì)峰抖動(dòng)脈沖時(shí)所發(fā)生的情況，這時(shí)延遲單元數(shù)量的計(jì)算值不同于標(biāo)稱值。

 

圖3: ClkIN上的尖峰信號(hào)和錯(cuò)誤延遲計(jì)算示例

 

對(duì)于這種問題，我們可以使用一個(gè)數(shù)字錯(cuò)誤補(bǔ)償電路， 通過智能方式計(jì)算這些數(shù)據(jù)的移動(dòng)平均數(shù)。查看圖3示例中延遲計(jì)算值，錯(cuò)誤數(shù)據(jù)(delay=15和delay=12)可以忽略丟棄， 因?yàn)檫@些計(jì)算值遠(yuǎn)遠(yuǎn)小于平均數(shù)，同時(shí)可以使用新的采樣的平均數(shù)delay=30更新上一個(gè)平均數(shù)。

 

移動(dòng)平均數(shù)的原理(圖4)是采集N個(gè)最新的測(cè)量值，然后計(jì)算這些數(shù)值的平均數(shù)。只有新數(shù)據(jù)值與上一次N個(gè)采樣的實(shí)際平均數(shù)差別不是很大時(shí)，新數(shù)據(jù)才會(huì)加進(jìn)緩沖電路(Sx)。

 

圖4: 智能移動(dòng)平均數(shù)電路

 

圖4所示的有限狀態(tài)機(jī)(FSM)可以精確地管理這項(xiàng)任務(wù)，檢查每個(gè)新校準(zhǔn)值，并將其與此時(shí)的平均數(shù)最大值和最小值進(jìn)行對(duì)比。當(dāng)新數(shù)值在設(shè)定范圍外時(shí)，新數(shù)據(jù)將被濾除，不加進(jìn)移動(dòng)平均數(shù)內(nèi)。

 

顯然這個(gè)電路是取模運(yùn)算，但是保留已存儲(chǔ)采樣數(shù)量(Sx) 的二次冪才是使運(yùn)算邏輯最小化的最佳設(shè)置，這樣可以最大限度減少加法器元件數(shù)量，節(jié)省通用除法器。新輸入數(shù)據(jù)向右移兩位，執(zhí)行除四運(yùn)算，零成本。

 

用于保存采樣的緩沖器(Sx)的容量是M-2，這里M 代表輸入數(shù)據(jù)總線位寬。該電路是由三個(gè)有進(jìn)位功能的全加器組成，運(yùn)算結(jié)果被有限狀態(tài)機(jī)用于檢查新輸入數(shù)據(jù)。

 

有限狀態(tài)機(jī)就是為該電路帶來一些智能的邏輯電路。圖5所示是有限狀態(tài)機(jī)的流程圖。

 

圖5: 智能移動(dòng)平均數(shù)FSM

 

在啟動(dòng)時(shí)，因?yàn)楸容^點(diǎn)沒有平均值可用，所以第一個(gè)數(shù)據(jù)保存在Sx緩沖器內(nèi)，代表初始瞬態(tài)值。當(dāng)緩沖器寫滿數(shù)據(jù)時(shí)，開始計(jì)算平均值。當(dāng)時(shí)鐘頻率高時(shí)，數(shù)據(jù)通道可能受到應(yīng)力，為避免這個(gè)問題，可以加進(jìn)一個(gè)小的計(jì)數(shù)器延遲。

 

圖5所示的AVERAGE代表穩(wěn)態(tài)。這里有限狀態(tài)機(jī)在等待一個(gè)新的數(shù)據(jù)點(diǎn)，該數(shù)據(jù)點(diǎn)將與下一個(gè)狀態(tài)上的平均值CHECK DATA對(duì)比。從硬件角度看，比較任務(wù)量不大，而且對(duì)濾除錯(cuò)誤采樣很有效。

 

數(shù)據(jù)比較過程與我們要測(cè)量的數(shù)據(jù)有關(guān)。當(dāng)數(shù)據(jù)受到PVT影響時(shí)，例如，本文討論的延遲線，因?yàn)橹饕菧囟茸兓绊憯?shù)據(jù)，所以數(shù)值變化比較小。在這種情況下，我們預(yù)計(jì)新輸入數(shù)據(jù)與前一個(gè)平均數(shù)和最新四個(gè)數(shù)據(jù)的平均值差別不大。對(duì)于這種特殊情況，可以采用下面方式完成數(shù)據(jù)比較過程：

 

● 只比較最高有效位

 

● 如果這部分與平均值相差不太大，新數(shù)據(jù)將被保存，同時(shí)平均值也會(huì)相應(yīng)地更新

 

● 如果這部分與平均值相差太大，新數(shù)據(jù)將被丟棄，平均值保持不變

 

圖6給出一個(gè)比較表的示例。新輸入數(shù)據(jù)的可能取值范圍分成四部分，只有最高有效位用于數(shù)據(jù)比較，某些情況還需要檢查第三位。當(dāng)新數(shù)據(jù)的最高有效位是“00”時(shí)，前四個(gè)采樣平均值的最高有效位在“ 00 ”和“01”之間是可以接受的。否則，新輸入數(shù)據(jù)將被丟棄。同樣，當(dāng)輸入數(shù)據(jù)是“01”、“10、”、“11”時(shí)，新輸入數(shù)據(jù)將被丟棄。

 

圖6: 數(shù)據(jù)比較方法

 

 

本文討論一個(gè)能夠?yàn)V除邏輯電路輸入數(shù)據(jù)受到各種干擾的數(shù)字電路， 例如，濾除本文討論的延遲線輸入信號(hào)受到的干擾。這個(gè)智能移動(dòng)平均數(shù)電路有助于降低干擾影響，不只是計(jì)算平均值，還能濾除可能嚴(yán)重影響移動(dòng)平均數(shù)的錯(cuò)誤采樣，錯(cuò)誤采樣濾除規(guī)則取決于輸入數(shù)據(jù)的預(yù)計(jì)變化速率。

 

在本文中我們看到，如果影響數(shù)據(jù)的因素是溫度，我們預(yù)計(jì)采樣變化率很小，在這種情況下，比較邏輯簡(jiǎn)單，元件數(shù)量少。計(jì)數(shù)平均數(shù)所需的元件數(shù)量還取決于錯(cuò)誤數(shù)據(jù)的發(fā)生率；如果只是偶發(fā)錯(cuò)誤，平均數(shù)邏輯單元數(shù)量就會(huì)少些(例如，圖4)；如果偶發(fā)錯(cuò)誤發(fā)生率高，則必須提高緩沖器容量，使用8個(gè)或16個(gè)元件。

 

文章來源于電子技術(shù)設(shè)計(jì)。