你的位置:首頁 > 測試測量 > 正文

基于CMOS雙D觸發(fā)器的脈沖寬度檢測電路設(shè)計

發(fā)布時間:2014-09-05 責(zé)任編輯:sherryyu

【導(dǎo)讀】D觸發(fā)器的常規(guī)使用一般是用作二分頻器、計數(shù)器或移位寄存器。然而,只要對D觸發(fā)器的外圍電路加以改進(jìn),根據(jù)其基本邏輯功能。就可充分發(fā)揮其獨特的作用。下文就用CMOS雙D觸發(fā)器CD4013組成的幾種脈沖寬度檢測電路作一介紹。
 
D觸發(fā)器的常規(guī)使用一般是用作二分頻器、計數(shù)器或移位寄存器。然而,只要對D觸發(fā)器的外圍電路加以改進(jìn),根據(jù)其基本邏輯功能。就可充分發(fā)揮其獨特的作用。數(shù)字裝置中常用的脈沖寬度檢測電路,對脈沖信號的寬度進(jìn)行識別,例如,當(dāng)輸入脈沖的寬度為一個特定值時。便產(chǎn)生一個響應(yīng),否則就不予響應(yīng)。以下就用CMOS雙D觸發(fā)器CD4013組成的幾種脈沖寬度檢測電路作一介紹。
 
檢測線路之一如圖l所示。ICl、IC2為一片CD4013,其中ICl構(gòu)成一單穩(wěn)態(tài)觸發(fā)器,單穩(wěn)態(tài)輸出端Q1作為D觸發(fā)器IC2的時鐘脈沖,Q2端作vo輸出端。由于ICl、IC2的置位S端接地,故穩(wěn)態(tài)時ICl的Ql端恒為零,Ql端為高電平,VO輸出為低電平。當(dāng)Vi輸入信號為高電平時,將Dl端的高電平送入ICl觸發(fā)器,Ql端跳變?yōu)楦唠娖?,Ql端為低電平,暫穩(wěn)態(tài)開始,IC2觸發(fā)器不觸發(fā),VO仍為低電平。當(dāng)Vi下眺時,ICl單穩(wěn)電路的暫穩(wěn)態(tài)還未結(jié)束,IC2觸發(fā)器仍未觸發(fā),VO為低電平。待ICl的暫穩(wěn)態(tài)結(jié)束,ICI觸發(fā)器復(fù)位,Ql端為低電平,Ql端上眺為高電平。盡管IC2的CL2端上眺。但由于此時Vi輸入信號已為低電平,經(jīng)反相器F反相使IC2的復(fù)位端R2為高電平,故VO端仍為低電平。
 
另一種情況是:當(dāng)Vi為高電平,Ql端為低電平時,ICl暫穩(wěn)態(tài)開始,VO為低電平。當(dāng)ICl的暫穩(wěn)態(tài)結(jié)束時,Vi仍為高電平,Ql端上跳,IC2觸發(fā)翻轉(zhuǎn),R2端處于低電平,D2端的高電平送入IC2,VO端輸出高電平。當(dāng)Vi下跳時,經(jīng)F使IC2的R2端為高電平,迫使IC2復(fù)位。VO輸出為低電平。
 
由此可見,只有當(dāng)Vi輸入信號脈沖寬度大干ICl的單穩(wěn)態(tài)輸出脈寬時。IC2觸發(fā)器才有輸出。
 
檢測線路之二如圖3所示。該線路和圖1相似,不同的是Vi輸入信號經(jīng)反相器F反相后作為IC2的CL2時鐘脈沖。ICl仍為一單穩(wěn)電路。穩(wěn)態(tài)時,V0為低電平。當(dāng)Vi為高電平時,Ql端為高電平,暫穩(wěn)態(tài)開始,IC2未觸發(fā),V0為低電平。當(dāng)ICl單穩(wěn)態(tài)結(jié)束時,Ql端回復(fù)到低電平,此時Vi仍為高電平,故VO為低電平。當(dāng)Vi下跳時,經(jīng)F反相使。IC2的LC2端上跳,但由于Ql端即ZC2的R2端為高電平,所以VO仍為低電平。
 
另一種情況是:當(dāng)Vi為高電平時,Ql為高電平,ICl暫穩(wěn)態(tài)開臺,IC2未觸發(fā),V0為低電平。當(dāng)Vi下眺時,暫穩(wěn)態(tài)未結(jié)束,Q1端仍為低電平,IC2觸發(fā)翻轉(zhuǎn),VO輸出高電平。當(dāng)ICl單穩(wěn)態(tài)電路暫穩(wěn)態(tài)結(jié)束時,Ql端上跳為高電平,迫使IC2復(fù)位,VO輸出為低電平。由此可見,只有當(dāng)Vi輸入信號脈寬小于ICl的單穩(wěn)態(tài)輸出脈寬時。IC2觸發(fā)器才有輸出。
檢測線路

檢測線路
 
要采購觸發(fā)器么,點這里了解一下價格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉