【導讀】在電子系統(tǒng)中電流通過直流或者交流的轉換，調節(jié)成低壓電源軌，供系統(tǒng)中的用電負載使用。而在這個過程中，少不了DC-DC降壓轉換器的身影，它們輸入電壓范圍較寬、效率高、封裝小巧，有利于滿足嚴格能效法規(guī)的需求，把關低壓直流電源軌轉換的最后一環(huán)。
在電子系統(tǒng)中電流通過直流或者交流的轉換，調節(jié)成低壓電源軌，供系統(tǒng)中的用電負載使用。而在這個過程中，少不了DC-DC降壓轉換器的身影，它們輸入電壓范圍較寬、效率高、封裝小巧，有利于滿足嚴格能效法規(guī)的需求，把關低壓直流電源軌轉換的最后一環(huán)。
因此DC-DC降壓轉換器出現(xiàn)問題將直接導致無法使用等情況。但造成DC-DC降壓轉換器故障的原因很多，如開關模式、低壓、DC-DC、單相、非隔離、基本降壓轉換器電路等，那如何排查故障呢？金譽半導體和大家詳解一下在設計 DC-DC 降壓轉換器時可能遇到的九個常見問題以及一些可能的原因。
問題 #1：紋波太多
如果您看到太多紋波，電感值可能太低——較高的值會產(chǎn)生較低的紋波，但瞬態(tài)響應較慢。
此外，請記住大電感紋波電流意味著更高的峰值電流和更大的電感飽和可能性，尤其是在高溫下——以及對FET的更大壓力。
其他問題可能是C out太低，沒有足夠的存儲空間來支撐輸出；或C out ESR（等效串聯(lián)電阻）太高，導致C out中的 IR 壓降。
最后，低開關頻率會導致更多紋波。
問題 #2：無法啟動
首先，問自己這個問題：“啟用”引腳是否正確驅動（或上拉）？電源良好輸出也一樣。
啟動失敗可能是因為您看到過大的負載電容（如FPGA）就像短路一樣并觸發(fā)了電流限制。一些芯片具有消隱和軟啟動功能來解決這個問題。
將電流限制點設置得盡可能高以避免誤報，并與FPGA工程師協(xié)商以優(yōu)化系統(tǒng)級別的電容。
最后，確保V in沒有下垂，并且UV鎖定沒有因輸入壓降而激活。
問題 #3：效率低下
自舉電容器需要足夠大，以便為高側FET柵極提供電荷——否則，該 FET 可能無法完全導通，然后會燒毀電源。與升壓引腳串聯(lián)的電阻可用于調整開啟以控制振鈴。
測量電源電路效率（尤其是90%以上）并非易事，因為它需要電流測量并且是兩個功率量的比率。希望您已經(jīng)通過電子表格工具描述了每個組件對損耗的貢獻，該工具通常會告訴您MOSFET和電感器電阻（“DCR”或直流電阻）是浪費熱量的主要來源。
顯示降壓開關穩(wěn)壓器的效率與頻率的關系圖。繪圖取自 Linear Tech/Analog Devices 的LT8610 數(shù)據(jù)表。
問題 #4：關閉時輸出端存在電壓
如果您的電路確實關閉但您看到輸出端有電壓，則它通常來自另一個電源電路。檢查到其他活動軌道的非明顯路徑。
問題#5：不穩(wěn)定
C out ESR 可能是不穩(wěn)定的原因，因為它在環(huán)路響應中引入了零，這使得增益曲線停止下降并開始橫向移動，侵蝕或消除增益裕度。如果零頻率足夠低，則在相位達到 180° 之前增益不會超過零。
較便宜的轉換器芯片可能會進行內部補償以節(jié)省外部零件，但請確保您的C輸出滿足它們穩(wěn)定的最小和最大C輸出ESR 范圍。
對不穩(wěn)定性的其他解釋可能包括不良電壓檢測或求和節(jié)點布局或噪聲。
請務必使用設計軟件生成波德圖并檢查相位和增益裕度，包括過溫情況。
問題#6：監(jiān)管不當
對于遠程V out感測，電源路徑歐姆壓降可能會導致調節(jié)不良，這可能是由于電源軌（單電源轉換器輸出線）分配給電路板上的太多負載。這就是為什么有時會避免使用多軌轉換器 IC（“PMIC”）以支持負載旁邊的多個轉換器。
如果您的電壓檢測引腳有噪聲，請保持該引腳的布局整潔，并確保與檢測信號相關的任何電阻器都放置在控制器附近。
另一種解釋是你的參考電壓可能在過濾不足時不穩(wěn)定。
問題 #7：瞬態(tài)響應緩慢
這里的罪魁禍首是可能有太多的大容量輸出電容或太大的電感器。
另一個問題可能是環(huán)路補償不良。如果沒有合適的設備，環(huán)路特性很難完全表征。但是，即使您沒有網(wǎng)絡分析儀，也可以使用階躍負載并觀察瞬態(tài)振鈴——它會告訴您很多便宜的事情。
此外，在開發(fā)過程中，如果設計負載發(fā)生變化，補償通常也必須發(fā)生變化。例如，您是否在其設計負載的一半時使用工廠評估模塊？你看到了問題。
問題 #8：低溫問題
請記住，低溫下電解電容的 ESR 會升高，電容也會下降。
問題 #9：PMBus 問題
在共享數(shù)據(jù)通信總線上，確保在您不注意時另一個節(jié)點不會間歇性地抖動。
此外，請確保您使用的上拉電阻足夠強：47kΩ 上拉電阻（如 FPGA）不如 10kΩ 好。
以上不難看出：進行故障排除時，重要的是要考慮哪些變量在起作用，并減少可能的故障原因的數(shù)量?？紤]到這些概念后再去開始排查，能有更加清晰的認知減少試錯的可能，同時節(jié)省更多的時間。
以下是一些可以幫助您的指南：
1.您需要可靠地使系統(tǒng)無法對其進行故障排除。一個自行消失的問題會自行卷土重來。
2.一次只改變一件事并注意效果。
3.如果電路停止工作，問“發(fā)生了什么變化？” 是否有與失敗同時發(fā)生的事件？
4.查看故障是否隨轉換板、芯片或負載移動。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
電子峰會再來襲！讓智能網(wǎng)聯(lián)汽車跑出新速度
利用高度集成的處理器，在工廠自動化的過程中加快以太網(wǎng)的應用
