你的位置:首頁(yè) > 互連技術(shù) > 正文

如何在降低噪聲性能的情況下設(shè)計(jì)良好的PCB布局

發(fā)布時(shí)間:2021-08-09 責(zé)任編輯:lina

【導(dǎo)讀】本文的目的是幫助用戶了解如何在降低噪聲性能的情況下設(shè)計(jì)良好的PCB布局。在采取本文檔中提到的對(duì)策后,有必要進(jìn)行全面的系統(tǒng)評(píng)估。本文檔提供了有關(guān)RL78 / G14樣品板的說(shuō)明。
 
本文的目的是幫助用戶了解如何在降低噪聲性能的情況下設(shè)計(jì)良好的PCB布局。在采取本文檔中提到的對(duì)策后,有必要進(jìn)行全面的系統(tǒng)評(píng)估。本文檔提供了有關(guān)RL78 / G14樣品板的說(shuō)明。
 
測(cè)試板的說(shuō)明。本節(jié)顯示了推薦布局的示例,不建議使用的電路板均使用相同的原理圖和組件制作而成。僅PCB布局不同。通過(guò)推薦的方法,推薦的PCB板可以實(shí)現(xiàn)更高的降噪性能。推薦的布局和不推薦的布局均采用相同的原理圖設(shè)計(jì)。圖1顯示了MCU周圍的電路原理圖。
 
如何在降低噪聲性能的情況下設(shè)計(jì)良好的PCB布局
MCU周圍電路原理圖
 
兩個(gè)測(cè)試板的PCB布局。
 
本節(jié)顯示了推薦布局和非推薦布局的示例。PCB布局應(yīng)按照推薦的布局進(jìn)行設(shè)計(jì),以降低噪聲性能。下一節(jié)將說(shuō)明為什么建議使用圖1左側(cè)的PCB布局的原因。圖2顯示了兩個(gè)測(cè)試板的MCU周圍的PCB布局。
 
如何在降低噪聲性能的情況下設(shè)計(jì)良好的PCB布局
推薦布局(左)和非推薦布局(右)
 
推薦和非推薦布局之間的差異
 
本節(jié)介紹了推薦布局和非推薦布局之間的主要區(qū)別。
 
VDD和VSS的接線。推薦板的VDD和VSS布線與主電源入口處的外圍電源布線分開(kāi)。并且推薦板的VDD布線和VSS布線比非推薦板更靠近。特別是在非推薦板上,MCU的VDD布線通過(guò)跳線J1連接到主電源,然后通過(guò)濾波電容器C9。
 
振蕩器問(wèn)題。推薦板上的振蕩器電路X1,C1和C2比非推薦板上的更靠近MCU。推薦板上從振蕩器電路到MCU的布線比不推薦的布線短。在非推薦板上,振蕩器電路不在VSS接線的端子上,也沒(méi)有與其他VSS接線分開(kāi)。
 
旁路電容器。推薦板上的旁路電容器C4比非推薦板上的電容器更靠近MCU。并且從旁路電容器到MCU的布線比不推薦的布線短。特別是在非推薦板上,C4的引線沒(méi)有直接連接到VDD和VSS干線。
 
免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題,請(qǐng)電話或者郵箱聯(lián)系小編進(jìn)行侵刪。
 
 
推薦閱讀:
LLC 諧振半橋電源轉(zhuǎn)換器之工作原理
一種基于 FPGA 的圖神經(jīng)網(wǎng)絡(luò)加速器解決方案
什么樣的能量收集系統(tǒng)更適合可穿戴類應(yīng)用?
貿(mào)澤電子2021年上半年新增62家制造商合作伙伴 (半年增速創(chuàng)下新高)
用Dialog芯片創(chuàng)建聯(lián)網(wǎng)家電應(yīng)用方案
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉