你的位置:首頁 > 互連技術(shù) > 正文

為什么要使用去耦電容?

發(fā)布時間:2020-04-26 責(zé)任編輯:lina

【導(dǎo)讀】每個人都知道運放應(yīng)該使用靠近運放供電管腳的去耦電容,但為什么要使用這個去耦電容呢?例如,如果沒有合適的去耦,運放會更容易產(chǎn)生振蕩。了解使用去耦電容的原因,能夠增加對這個問題的理解和認(rèn)知。
 
每個人都知道運放應(yīng)該使用靠近運放供電管腳的去耦電容,對嗎?但為什么要使用這個去耦電容呢?舉個例子,如果沒有合適的去耦,運放會更容易產(chǎn)生振蕩。了解使用去耦電容的原因能夠增加你對這個問題的理解和認(rèn)知。
 
電源抑制比是運放抑制供電發(fā)生變化的能力。如圖1所示,在低頻段,運放的電源抑制比是非常高的,但是隨著頻率的增加,電源抑制比會減小。在高頻段,較小的電源抑制比可能會導(dǎo)致運放振蕩。
 
為什么要使用去耦電容?          
 
我們經(jīng)常認(rèn)為,外部的供電噪聲會影響運放。但是,運放自身會產(chǎn)生一些問題。例如,負載電流來源于運放的供電。如果沒有合適的去耦,運放的供電端的阻抗就會非常大。這會導(dǎo)致負載的AC電流在供電端產(chǎn)生一個AC電壓,從而構(gòu)成了一條無意的,不可控的反饋回路。供電端的電感能夠放大該AC電壓。在高頻段,運放的電源抑制比比較低,這條無意的反饋回路能夠引起振蕩。
 
當(dāng)然,運放內(nèi)部電路也會帶來一些影響。如果沒有一個穩(wěn)定的供電,內(nèi)部電路的節(jié)點之間也可能會產(chǎn)生反饋回路。內(nèi)部電路的設(shè)計是為了使運放工作得更穩(wěn)定,供電端有較低的電阻。如果沒有穩(wěn)定的低阻抗的電源供電,運放的工作可能變得特別異常且不可預(yù)測。
 
給運放的輸入端加一個干凈的正弦波,較差的去耦產(chǎn)生的反饋回路上可能是一個失真的正弦波。如圖2 所示,在供電端的信號電流經(jīng)常是失真的,因為它僅僅是正弦信號的一半。如果正端供電和負端供電的電源抑制比不相同,也會使輸出波形失真。
 
為什么要使用去耦電容?
 
如果負載電流很大,該問題會變得更加嚴(yán)重。電抗性負載會產(chǎn)生相位,使負載電流產(chǎn)生相移,這可能會加劇這個問題。容性負載在反饋回路上會產(chǎn)生額外的相移,很有可能會產(chǎn)生振蕩。為了消除這些問題,我們需要較大容值的鉭電容作為去耦電容,并且需要特別注意該電容的布局,應(yīng)直接連接在供電引腳上,且越近越好。
 
當(dāng)然,并不是所有的低質(zhì)量的去耦都會使運放產(chǎn)生振蕩。如果沒有足夠的正向反饋,或者相移并不是很大,并不會使運放振蕩。但是,運放的性能會大大下降。較大的過沖,較長的建立時間會影響頻率響應(yīng)和脈沖響應(yīng)。
 
在以前的博客中曾經(jīng)討論過,TINA或者其它的SPICE仿真工具不能很好地仿真出這些現(xiàn)象。SPICE中的電壓源是相當(dāng)穩(wěn)定的,不會隨著負載電流而產(chǎn)生變化。要想仿真出實際的供電阻抗非常難,并且結(jié)果是不準(zhǔn)確的。電源抑制比的值用我們最好的模型macro來仿真,但是,反饋回路上的相位關(guān)系不可能完全準(zhǔn)確。一般情況下,仿真是很有用的,但并不能準(zhǔn)確地預(yù)測出上述現(xiàn)象。
 
你不應(yīng)該成為一個偏執(zhí)狂------沒有必要對去耦太過要求。對一些特別敏感的情況和潛在的問題提高警惕就可以了。適當(dāng)?shù)睦斫夂驼J(rèn)知會使模擬設(shè)計變得更好。
(來源:EDN電子技術(shù)設(shè)計,作者:作者:Bruce Trump)
 
 
免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請聯(lián)系小編進行處理。
 
 
推薦閱讀:
AHTE 2020 揭秘電子裝配行業(yè)新技術(shù)
并聯(lián)運放以獲取雙倍輸出電流是可行的嗎?
采用MCU和DSP實現(xiàn)基于USB的4步進電機控制器設(shè)計
1Ω電阻和1Ω容抗串聯(lián),容抗上的AC信號占多少?
CMOS集成電路的特點與使用注意事項
要采購工具么,點這里了解一下價格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉