你的位置:首頁 > 互連技術(shù) > 正文

新思科技Design Platform支持TSMC多裸晶芯片3D-IC封裝技術(shù)

發(fā)布時(shí)間:2018-10-26 責(zé)任編輯:lina

【導(dǎo)讀】新思科技宣布,新思科技Design Platform全面支持TSMC WoW直接堆疊和 CoWoS®先進(jìn)封裝技術(shù)。Design Platform支持與3D IC參考流程相結(jié)合,幫助用戶在移動(dòng)計(jì)算、網(wǎng)絡(luò)通信、消費(fèi)和汽車電子等應(yīng)用中部署高性能、高連接性的多裸晶芯片技術(shù)。

新思科技Design Platform支持TSMC多裸晶芯片3D-IC封裝技術(shù) 
新思科技(Synopsys, Inc.)宣布,新思科技Design Platform全面支持TSMC WoW直接堆疊和 CoWoS®先進(jìn)封裝技術(shù)。Design Platform支持與3D IC參考流程相結(jié)合,幫助用戶在移動(dòng)計(jì)算、網(wǎng)絡(luò)通信、消費(fèi)和汽車電子等應(yīng)用中部署高性能、高連接性的多裸晶芯片技術(shù)。
 
新思科技Design Platform解決方案包括多裸晶芯片和中介層版圖創(chuàng)建、物理布局規(guī)劃和設(shè)計(jì)實(shí)現(xiàn)、寄生參數(shù)提取、時(shí)序分析以及物理驗(yàn)證。新思科技Design Platform支持TSMC WoW和CoWoS先進(jìn)封裝技術(shù)的主要產(chǎn)品和特性包括:
 
IC Compiler™ II布局布線:支持多裸晶芯片布局規(guī)劃和實(shí)現(xiàn),包括中介層和3D晶圓堆疊生成、TSV布局和連接分配、正交多層、45度單層,以及裸晶芯片互連接口模塊生成以用于裸晶芯片間的參數(shù)提取和檢驗(yàn)。
StarRC™參數(shù)提?。褐С諸SV和背面RDL金屬層提取、硅中介層提取,以及裸晶芯片間耦合電容提取。
IC Validator:支持全系統(tǒng)DRC和LVS驗(yàn)證、裸晶芯片間DRC及接口LVS驗(yàn)證。
PrimeTime® signoff分析:全系統(tǒng)靜態(tài)時(shí)序分析,支持多裸晶芯片靜態(tài)時(shí)序分析(STA)
TSMC設(shè)計(jì)基礎(chǔ)設(shè)施市場(chǎng)部資深總監(jiān)Suk Lee表示:“高性能先進(jìn)3D硅片制造和晶圓堆疊技術(shù)需要全新的EDA功能和流程,以支持更高的設(shè)計(jì)和驗(yàn)證復(fù)雜性。我們加強(qiáng)與新思科技的合作,為TSMC的CoWoS和WoW先進(jìn)封裝技術(shù)提供設(shè)計(jì)解決方案。我們相信,設(shè)計(jì)解決方案將使雙方客戶從中受益,提高設(shè)計(jì)人員的工作效率,加快產(chǎn)品上市。
 
新思科技芯片設(shè)計(jì)事業(yè)部營銷與商務(wù)開發(fā)副總裁Michael Jackson表示:“通過深入合作,支持TSMC的WoW和CoWoS芯片集成解決方案的設(shè)計(jì)解決方案和參考流程將使我們的共同客戶實(shí)現(xiàn)最佳的質(zhì)量結(jié)果。新思科技Design Platform能夠滿足設(shè)計(jì)人員的進(jìn)度要求,實(shí)現(xiàn)高成本效益、高性能、低功耗的多裸晶芯片方案。”
 
 
推薦閱讀:
如何提高隔離Δ-Σ 調(diào)制器電流采樣短路保護(hù)性能? 
詳解開關(guān)電容濾波器基本原理  
我愛方案網(wǎng)亮相第四屆中國國際“互聯(lián)網(wǎng)+”博覽會(huì) 大放異彩!  
貿(mào)澤電子技術(shù)創(chuàng)新論壇-汽車電子創(chuàng)新技術(shù)研討會(huì)重慶站即將舉辦 
地平線攜手全志科技 打造嵌入式人工智能一站式解決方案 
要采購開關(guān)么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉