電子設(shè)計(jì)技術(shù)的核心是EDA(electronic design automation，電子設(shè)計(jì)自動(dòng)化)技術(shù)，EDA是指以計(jì)算機(jī)為工作平臺(tái)，融合電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)等研制成的電子CAD通用軟件包，主要輔助進(jìn)行IC設(shè)計(jì)、電子電路設(shè)計(jì)和PCB設(shè)計(jì)等。EDA技術(shù)已有30多年的發(fā)展歷程，大致可分為20世紀(jì)70年代的計(jì)算機(jī)輔助設(shè)計(jì)(CAD)階段、80年代的計(jì)算機(jī)輔助工程(CAE)階段和90年代后的電子系統(tǒng)設(shè)計(jì)自動(dòng)化(EDA)階段，其功能越來(lái)越強(qiáng)大，相應(yīng)對(duì)標(biāo)準(zhǔn)化的要求也越來(lái)越高。

 

隨著半導(dǎo)體工藝的進(jìn)步，集成電路設(shè)計(jì)環(huán)境出現(xiàn)了工藝技術(shù)進(jìn)步速度大于EDA工具進(jìn)步的現(xiàn)象。面對(duì)超大規(guī)模ASIC的設(shè)計(jì)，業(yè)界有兩種傾向:一是提高設(shè)計(jì)的抽象層次，降低設(shè)計(jì)的復(fù)雜度，這主要由EDA工具的發(fā)展來(lái)帶動(dòng)，較顯著的是行為級(jí)綜合工具的出現(xiàn);二是提高設(shè)計(jì)的粒度，采用可復(fù)用的IP核，進(jìn)行系統(tǒng)的集成。這都引發(fā)了EDA工具和EDA設(shè)計(jì)過(guò)程、設(shè)計(jì)結(jié)果新的標(biāo)準(zhǔn)化問(wèn)題。

 

目前，EDA工具眾多，在給予設(shè)計(jì)者眾多選擇的同時(shí)，也會(huì)導(dǎo)致設(shè)計(jì)平臺(tái)失去一致性，阻礙了設(shè)計(jì)結(jié)果的數(shù)據(jù)交換和共享，這也成為集成電路和EDA工具發(fā)展的障礙。芯片復(fù)雜程度越高，對(duì)EDA的依賴也越高，如果缺乏EDA的底層技術(shù)及其接口的標(biāo)準(zhǔn)化，就不能很好地對(duì)涉及結(jié)果進(jìn)行交換、共享及重用。

 

 

廣泛應(yīng)用于EDA的設(shè)計(jì)平臺(tái)主要有兩個(gè):一是運(yùn)行在各類UNIX系統(tǒng)下的桌面高端服務(wù)器型工程工作站;二是運(yùn)行在各類微軟Windows操作系統(tǒng)下的桌面型PC機(jī)。復(fù)雜的芯片設(shè)計(jì)多采用UNIX工作站完成，而基于Windows系統(tǒng)的PC機(jī)多用來(lái)完成PCB設(shè)計(jì)、FPGA和可編程IC設(shè)計(jì)和一些底端的ASIC設(shè)計(jì)(用于設(shè)計(jì)過(guò)程中的所選擇的一部分)。較流行的EDA軟件平臺(tái)是UNIX工作站，其中受歡迎的計(jì)算環(huán)境主要包括:SunSoft的Sun操作系統(tǒng)(正在過(guò)渡到Solaris更新的版本)，Hewlett Packard HP-UX，IBMAIX，DECOSF/1等。由于Windows平臺(tái)的易用性，它越來(lái)越受到設(shè)計(jì)者的青睞。

 

IEC/TC93的EDA標(biāo)準(zhǔn)路線圖專題研究組下的EII(EDA互操作和集成)小組認(rèn)為對(duì)CDE(通用桌面工作環(huán)境)中的用戶界面，Windows和Macintosh之間已經(jīng)有足夠的一致性，這個(gè)方面已不存在尚未解決的重要問(wèn)題，計(jì)算環(huán)境和用戶界面的標(biāo)準(zhǔn)推薦采用UNIX平臺(tái)上的CDE環(huán)境以及Windows平臺(tái)上的windows圖形用戶界面。

 

 

2.1 硬件描述語(yǔ)言標(biāo)準(zhǔn)

 

硬件描述語(yǔ)言(hardware description language，HDL)用軟件編程的方式來(lái)描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式。目前典型的硬件描述語(yǔ)言有VHDL，Verilog，SystemC等。美國(guó)硅谷較流行使用VerilogHDL，而歐洲則較多使用VHDL。另外還有AHDL，用C/C++作為系統(tǒng)級(jí)設(shè)計(jì)語(yǔ)言則是一個(gè)新興的方法，Superlog，CynlibC++等新的硬件描述語(yǔ)言隨著系統(tǒng)級(jí)FPGA以及SoC的發(fā)展、軟硬件協(xié)調(diào)設(shè)計(jì)和系統(tǒng)設(shè)計(jì)的需求也發(fā)展了起來(lái)。

 

早期的硬件描述語(yǔ)言，如ABEL，HDL，AHDL，由不同的EDA廠商開(kāi)發(fā)，互不兼容，而且不支持多層次設(shè)計(jì)，層次間翻譯工作要由人工完成，效率低下且容易出錯(cuò)。為了克服以上不足，1985年美國(guó)國(guó)防部正式推出了高速集成電路硬件描述語(yǔ)言VHDL，1987年IEEE采納VHDL為硬件描述語(yǔ)言標(biāo)準(zhǔn)(IEEE1076-1987)，第二個(gè)版本是在1993年制定的(VHDL-93)。VHDL同時(shí)也是軍事標(biāo)準(zhǔn)(454)和ANSI標(biāo)準(zhǔn)。作為一種硬件描述語(yǔ)言標(biāo)準(zhǔn)，VHDL為眾多的EDA廠商支持，且移植性好。

 

VerilogHDL的使用也非常普遍，其對(duì)電路控制的靈活性方面它的效率比VHDL要高。在美國(guó)、日本等國(guó)Verilog語(yǔ)言的使用率要遠(yuǎn)高于其他語(yǔ)言。VerilogHDL在1995年成為IEEE標(biāo)準(zhǔn)(IEEE13641995)，2001年發(fā)布了IEEE1364-2001，目前正在進(jìn)行新的修訂(IEEE1364-2005)。由于Accellera標(biāo)準(zhǔn)組織決定將SystemVerilog3.1a(SystemVerilog是VerilogHDL系統(tǒng)級(jí)擴(kuò)展版)捐獻(xiàn)給新的IEEE工作組，而不是原先負(fù)責(zé)Verilog標(biāo)準(zhǔn)化的IEEE1364工作組，因此可能會(huì)導(dǎo)致兩個(gè)Verilog標(biāo)準(zhǔn)化工作，即IEEE1364-2005和IEEE1800，這也許會(huì)影響Verilog語(yǔ)言的標(biāo)準(zhǔn)化，破壞該語(yǔ)言的統(tǒng)一性。 SystemVerilog于2004年獲得了PAR(Project Authorization Request，項(xiàng)目授權(quán)請(qǐng)求)編號(hào)，由IEEE開(kāi)展的標(biāo)準(zhǔn)化活動(dòng)已經(jīng)開(kāi)始。據(jù)Accellera會(huì)長(zhǎng)丹尼斯·布羅菲(DennisB.Brophy)介紹，SystemVerilog預(yù)計(jì)將在2005年內(nèi)成為取消“P”字的IEEE正式標(biāo)準(zhǔn)。

 

作為兩大標(biāo)準(zhǔn)的硬件描述語(yǔ)言，VHDL和VerilogHDL的互操作性非常重要，曾經(jīng)VHDL和Verilog的相應(yīng)的國(guó)際組織VI(VHDL國(guó)際組織)、OVI(Open Verilog International，開(kāi)放Verilog國(guó)際組織，1999年成立)努力協(xié)調(diào)VHDL和Verilog的互操作問(wèn)題。2000年，VI和OVI這兩個(gè)擁有豐富標(biāo)準(zhǔn)制定程序經(jīng)驗(yàn)的組織合并成立了Accellera。Accellera正在進(jìn)行Assertion屬性描述語(yǔ)言“PSL”的標(biāo)準(zhǔn)化工作———IEEE1850，PLS預(yù)計(jì)也像SystemVerilog一樣在2005年內(nèi)成為IEEE標(biāo)準(zhǔn)。

 

2.2 硬件描述語(yǔ)言與設(shè)計(jì)分析工具的接口標(biāo)準(zhǔn)

 

詳細(xì)設(shè)計(jì)階段包括面向給定工藝的詳細(xì)邏輯設(shè)計(jì)(RTL描述)和物理設(shè)計(jì)(版圖設(shè)計(jì))。邏輯設(shè)計(jì)階段創(chuàng)建和分析詳細(xì)的邏輯，進(jìn)行設(shè)計(jì)功能仿真、時(shí)序驗(yàn)證、可靠性分析以及給定邏輯的預(yù)布局及散熱分析、功耗估計(jì)。物理設(shè)計(jì)是在版圖設(shè)計(jì)規(guī)則和各種約束條件的指導(dǎo)下，設(shè)計(jì)的邏輯描述被物理綜合為具體的版圖數(shù)據(jù)，對(duì)整個(gè)版圖的各種規(guī)則、寄生效應(yīng)和時(shí)序進(jìn)行分析(跨越設(shè)計(jì)層次、分層次互連模型、分層次寄生參數(shù)提取和建模的精確時(shí)序分析)，對(duì)設(shè)計(jì)的質(zhì)量和可靠性進(jìn)行分析和度量(信號(hào)質(zhì)量分析、能量網(wǎng)格分析、散熱分析、功耗分析)。

 

在這方面，有許多國(guó)際標(biāo)準(zhǔn)和事實(shí)標(biāo)準(zhǔn)在使用，包括EDIF(ElectronicDesignInterchangeFormat，電子設(shè)計(jì)交換格式，EDIF4.0.0現(xiàn)在已經(jīng)成為EDA標(biāo)準(zhǔn)，許多EDA開(kāi)發(fā)商如Mentor，Candence等都已采用。EDIF4.0.0實(shí)際上是EDA建模的新方法，為一種語(yǔ)言描述形式)，CFIDR，PDEF，DEF，SPF，SDF等。EDIF，CFIDR和PDES(STEPAP210)都不同程度地處理邏輯設(shè)計(jì)和物理設(shè)計(jì)的結(jié)果。但是，目前還沒(méi)有適當(dāng)?shù)臉?biāo)準(zhǔn)能夠類似EDIF的處理途徑以一致的方式用于邏輯連接，以支持基于文件的數(shù)據(jù);也沒(méi)有適當(dāng)?shù)臉?biāo)準(zhǔn)能夠以一致的方式用于類似DR處理途徑的編程接口。對(duì)于芯片的物理設(shè)計(jì)數(shù)據(jù)也沒(méi)有標(biāo)準(zhǔn)，雖然EDIFPCB/MCM被MCMASEM聯(lián)盟選作MCM物理設(shè)計(jì)數(shù)據(jù)的標(biāo)準(zhǔn)，但用于MCM物理設(shè)計(jì)數(shù)據(jù)的標(biāo)準(zhǔn)需要在EDIF中繼續(xù)完善。CFI(CADFrameworkInitiative，CAD系統(tǒng)框架委員會(huì)，1988年在美國(guó)成立)組織正在通過(guò)EDIF匯聚成標(biāo)準(zhǔn)信息模型(最終通過(guò)PDES匯聚成通用的信息模型)。

 

2.3 邏輯連接標(biāo)準(zhǔn)

 

開(kāi)發(fā)通用核心信息模型主要目的之一是處理邏輯互連，所有與邏輯互連有關(guān)的詳細(xì)設(shè)計(jì)工業(yè)標(biāo)準(zhǔn)都應(yīng)該是這個(gè)信息模型的一部分，這樣，各種各樣的工業(yè)信息模型就可以從這個(gè)標(biāo)準(zhǔn)而來(lái)。

 

當(dāng)前業(yè)界使用的相關(guān)標(biāo)準(zhǔn)有EDIF，PCM/MCM，CFIDR等。EDIF綜合了多種格式中的最佳特性，1985年的EDIF1.0.0版本提供了門(mén)陣列、半導(dǎo)體集成電路設(shè)計(jì)和布線自動(dòng)化交換信息的格式，而后的EDIF2.0.0版本是不同EDA廠家之間交換設(shè)計(jì)數(shù)據(jù)的標(biāo)準(zhǔn)格式，EDIF4.0.0由EIA(Electronic Industries Association，電子工業(yè)協(xié)會(huì))發(fā)布為標(biāo)準(zhǔn)，EDIF4.0.0成員大多是世界上著名的EDA供應(yīng)商及一些電子行業(yè)有影響力的協(xié)會(huì)等，主要由EIA，IPC，曼徹斯特大學(xué)(Universityof Manchester)，Mentor Graphics，Solectron和Hadco Santa Clara等機(jī)構(gòu)與組織組成。CFI解決的是不同EDA廠家工具集成和實(shí)時(shí)通信問(wèn)題，EDIF格式解決的是用不同EDA廠家工具完成設(shè)計(jì)的數(shù)據(jù)交流問(wèn)題。

 

2.4 測(cè)試矢量標(biāo)準(zhǔn)

 

測(cè)試矢量標(biāo)準(zhǔn)既有許多正規(guī)的國(guó)際標(biāo)準(zhǔn)，又有許多事實(shí)上的標(biāo)準(zhǔn)，正規(guī)的標(biāo)準(zhǔn)包括WAVES(IEEE1029.1)，DTIF(IEEE1029.4)以及新的DASC協(xié)議。事實(shí)標(biāo)準(zhǔn)如SummtDesign，Teardyne，許多公司也建立了自己的內(nèi)部格式標(biāo)準(zhǔn)。測(cè)試矢量規(guī)范的標(biāo)準(zhǔn)需要解決數(shù)字測(cè)試矢量如何從一種格式轉(zhuǎn)換為另一種格式的問(wèn)題。

 

 

EDA系統(tǒng)框架結(jié)構(gòu)(Framework)是一套配置和使用EDA軟件包的規(guī)范。目前主要的EDA系統(tǒng)都建立了框架結(jié)構(gòu)，如Cadence公司的Design Framework，Mentor公司的Falcon Framework，這些框架結(jié)構(gòu)都遵守CFI組織制定的統(tǒng)一技術(shù)標(biāo)準(zhǔn)?？蚣芙Y(jié)構(gòu)能將來(lái)自不同EDA廠商的工具軟件進(jìn)行優(yōu)化組合，集成在統(tǒng)一環(huán)境之下，而且還支持任務(wù)之間、設(shè)計(jì)師之間以及整個(gè)產(chǎn)品開(kāi)發(fā)過(guò)程中的信息傳輸與共享，是并行工程和自頂向下設(shè)計(jì)方法的實(shí)現(xiàn)基礎(chǔ)。

 

系統(tǒng)框架為各種EDA工具提供一個(gè)公用運(yùn)行操作環(huán)境的軟件系統(tǒng)，包括程序庫(kù)、擴(kuò)展語(yǔ)言版本管理、設(shè)計(jì)方法和設(shè)計(jì)流程管理、用戶界面等。通過(guò)框架，用戶可對(duì)各種EDA工具實(shí)施管理，掌握設(shè)計(jì)執(zhí)行過(guò)程，創(chuàng)建、組織和管理數(shù)據(jù)。EDA系統(tǒng)框架的基本內(nèi)容包括:數(shù)據(jù)模型及數(shù)據(jù)管理、設(shè)計(jì)方法管理、設(shè)計(jì)流程管理和用戶界面4部分。1993年CFI正式頒布了CFI1.0框架規(guī)范和相應(yīng)的規(guī)范遵從審核程序。CFI框架體系標(biāo)準(zhǔn)解決了實(shí)時(shí)的工具通信、工具嵌入方式和設(shè)計(jì)描述，使用戶能夠混合和匹配來(lái)自不同EDA廠家的工具，構(gòu)成集成的設(shè)計(jì)環(huán)境。

 

3.1 EDA工具間的通信標(biāo)準(zhǔn)

 

集成電路設(shè)計(jì)規(guī)模的擴(kuò)大、公司全球化的發(fā)展，要求EDA工具提供支持基于網(wǎng)絡(luò)的地理位置分散的開(kāi)發(fā)環(huán)境，各應(yīng)用工具可以通過(guò)信息進(jìn)行交互，以組成橫跨世界范圍的網(wǎng)絡(luò)。通過(guò)最大化工具間的通信和協(xié)同工作能力來(lái)縮短設(shè)計(jì)周期，而不是連續(xù)的文件翻譯和整個(gè)設(shè)計(jì)部分的轉(zhuǎn)移。這要求EDA設(shè)計(jì)工具具有較高的獨(dú)立性，以獨(dú)立于其他的支持EDA的技術(shù)如產(chǎn)品數(shù)據(jù)管理(PDM)技術(shù)，各種EDA工具能夠以特定的方式與PDM系統(tǒng)通信。

 

ToolTalk通信工具(包含在CDE中)已被CFI認(rèn)可作為工具間通信機(jī)制標(biāo)準(zhǔn)。然而，僅有通用的通信工具還不夠，各種應(yīng)用工具必須使用消息通用集進(jìn)行通信。CFI已經(jīng)開(kāi)發(fā)了一個(gè)關(guān)于EDA消息字典的標(biāo)準(zhǔn)。CFI之所以推薦ToolTalk，也與EDA消息字典的擴(kuò)展有關(guān)，ToolTalk工具能夠滿足在UNIX環(huán)境類中所有已知的要求。但是，為滿足運(yùn)行在Windows環(huán)境下與那些運(yùn)行在UNIX環(huán)境下的工具間進(jìn)行通信的需求、滿足工作環(huán)境提供協(xié)同工作能力的需求，ToolTalk工具還須進(jìn)一步發(fā)展。關(guān)于與工具集成，CFI工具封裝標(biāo)準(zhǔn)TES是現(xiàn)在這個(gè)領(lǐng)域僅有的一個(gè)標(biāo)準(zhǔn)，為滿足EDA行業(yè)的需要，TES也在不斷發(fā)展和完善，目前已發(fā)展到可以支持將工具自動(dòng)封裝到CDE環(huán)境。CIF對(duì)傳輸接口(XTI)采用X/Open標(biāo)準(zhǔn)。

 

3.2 EDA系統(tǒng)的擴(kuò)展語(yǔ)言標(biāo)準(zhǔn)

 

擴(kuò)展語(yǔ)言(ExtensionLanguage，EL)是大多數(shù)EDA系統(tǒng)和工具集的集成部分，用以給設(shè)計(jì)者和EDA集成工具提供擴(kuò)展其他工具的功能，流行的擴(kuò)展語(yǔ)言包括SKILL，AMPLE，基于設(shè)計(jì)的擴(kuò)展語(yǔ)言如CFI擴(kuò)展語(yǔ)言。另外，各種腳本語(yǔ)言也用于擴(kuò)展EDA系統(tǒng)，例如PERL，TKTcl。EDA擴(kuò)展語(yǔ)言的多樣性導(dǎo)致使用擴(kuò)展語(yǔ)言實(shí)現(xiàn)EDA設(shè)計(jì)功能以及這些功能的維護(hù)、移植變得困難和昂貴。目前，由于EDA擴(kuò)展語(yǔ)言還沒(méi)有統(tǒng)一，EDA必須支持多種擴(kuò)展語(yǔ)言的并存。從長(zhǎng)遠(yuǎn)來(lái)看，最終需要一種標(biāo)準(zhǔn)的EDA擴(kuò)展語(yǔ)言，該標(biāo)準(zhǔn)擴(kuò)展語(yǔ)言的可重復(fù)性、可移植性、工藝性良好，易于被設(shè)計(jì)者和EDA集成工具使用。如今，CFI擴(kuò)展語(yǔ)言在一定程度上已經(jīng)作為一個(gè)標(biāo)準(zhǔn)擴(kuò)展語(yǔ)言得到了廣大EDA工具和工具商的支持。PERL也很流行，很多EDA工具支持經(jīng)過(guò)API訪問(wèn)PERL擴(kuò)展語(yǔ)言庫(kù)。

 

擴(kuò)展語(yǔ)言函數(shù)庫(kù)能夠?yàn)镋DA設(shè)計(jì)系統(tǒng)的對(duì)象和設(shè)計(jì)數(shù)據(jù)提供訪問(wèn)接口，能夠給應(yīng)用程序開(kāi)發(fā)人員和EDA集成工具及用戶提供一致的圖形用戶界面和一系列的應(yīng)用程序控件，與各種流行的擴(kuò)展語(yǔ)言包括CFI擴(kuò)展語(yǔ)言和PERL兼容。

 

3.3 設(shè)計(jì)對(duì)象命名標(biāo)準(zhǔn)

 

當(dāng)前很多設(shè)計(jì)工具可以使用命名慣例給EDA設(shè)計(jì)對(duì)象命名。然而，在某些工具供應(yīng)商的設(shè)計(jì)工具或系統(tǒng)中，這個(gè)名稱有很多限制(例如名稱的長(zhǎng)度或者名稱可用的字符集)，而且名稱對(duì)象的命名規(guī)則在不同的工具供應(yīng)商之間、不同的應(yīng)用系統(tǒng)之間不盡相同，在由不同工具供應(yīng)商提供的多個(gè)應(yīng)用系統(tǒng)構(gòu)成的復(fù)雜設(shè)計(jì)環(huán)境下，設(shè)計(jì)對(duì)象命名依然存在一些混淆，尤其是當(dāng)一些使用不同命名慣例的工具用于銜接緊密的設(shè)計(jì)循環(huán)的情況，于是產(chǎn)生了非常復(fù)雜的映射問(wèn)題。為便于兼容與移植，需要新的設(shè)計(jì)對(duì)象命名標(biāo)準(zhǔn)，標(biāo)準(zhǔn)需要支持主要的設(shè)計(jì)對(duì)象命名慣例，并且支持與現(xiàn)有的設(shè)計(jì)工具的兼容，給出如何與現(xiàn)有命名慣例進(jìn)行轉(zhuǎn)化，能夠通過(guò)工具間通信進(jìn)行名字對(duì)象映射。

 

3.4 時(shí)序信息

 

0.35μm工藝下由于連線引起的延遲已經(jīng)占到總延遲的80%～90%，系統(tǒng)設(shè)計(jì)經(jīng)常需要在早期即把時(shí)序設(shè)計(jì)作為設(shè)計(jì)的一部分，時(shí)序約束已經(jīng)成為一個(gè)關(guān)鍵約束。時(shí)序信息在分級(jí)和增量的基礎(chǔ)上可作為過(guò)程接口的形式被加以利用，當(dāng)前許多時(shí)序驅(qū)動(dòng)的設(shè)計(jì)工具實(shí)際上都與標(biāo)準(zhǔn)延遲文件(SDF，是一個(gè)包含了大批量時(shí)序信息的文件)進(jìn)行交互。處理SDF文件的工具將整個(gè)文件讀入并通過(guò)分別給出的連接關(guān)系或設(shè)計(jì)的結(jié)構(gòu)數(shù)據(jù)描述與時(shí)序數(shù)據(jù)進(jìn)行關(guān)聯(lián)?，F(xiàn)存的標(biāo)準(zhǔn)(如EDIF，CFIDR，AP210)還沒(méi)有正式數(shù)據(jù)。標(biāo)準(zhǔn)延遲計(jì)算語(yǔ)言(DCL)要求時(shí)序信息被當(dāng)前的標(biāo)準(zhǔn)如SDF支持，對(duì)于SDF的擴(kuò)展應(yīng)加以監(jiān)控，以使得標(biāo)準(zhǔn)能夠包含必要的信息。

 

 

隨著集成電路規(guī)模和復(fù)雜性的增大，基于IP復(fù)用技術(shù)的設(shè)計(jì)方法成為彌補(bǔ)設(shè)計(jì)生產(chǎn)效率和芯片密度之間的差距以及快速進(jìn)入市場(chǎng)最有效的方法。調(diào)查顯示，1995年掩模和設(shè)計(jì)的成本只占據(jù)整體的13%，而現(xiàn)在這個(gè)比例已升高到62%以上，IP在提高設(shè)計(jì)速度，降低成本中發(fā)揮著越來(lái)越重要的作用。“至2010年，IP的使用率將超過(guò)90%，基于IP的設(shè)計(jì)策略日益重要”。Synopsys的CTORaulCamposano博士表示，“而同時(shí)存在的問(wèn)題是如何解決IP多樣性，這就需要建立標(biāo)準(zhǔn)的平臺(tái)和開(kāi)放式的數(shù)據(jù)庫(kù)”。作為解決措施之一，業(yè)界正尋求通過(guò)建立IP標(biāo)準(zhǔn)化協(xié)會(huì)來(lái)克服這一棘手的問(wèn)題。部分公司開(kāi)始和代工廠合作提供更詳細(xì)的IP信息，或與EDA公司合作提供經(jīng)過(guò)驗(yàn)證的IP，盡管如此，IP的標(biāo)準(zhǔn)化仍然是個(gè)很大的問(wèn)題。在IP核的使用過(guò)程中，來(lái)自不同廠商的IP集成于同一個(gè)芯片中時(shí)，會(huì)帶來(lái)很多整合的問(wèn)題，集成的效果難以達(dá)到理想狀態(tài)。

 

IP可用性、可復(fù)用性、質(zhì)量評(píng)估、建庫(kù)及IP交易需要統(tǒng)一的標(biāo)準(zhǔn)來(lái)支持。國(guó)際上關(guān)于IP設(shè)計(jì)、可用性、可復(fù)用性及質(zhì)量評(píng)估及其標(biāo)準(zhǔn)化等從20世紀(jì)90年代后期開(kāi)始，交易市場(chǎng)也初步形成。目前，在世界半導(dǎo)體產(chǎn)業(yè)的主要國(guó)家和地區(qū)，都相繼建立了IP/SoC設(shè)計(jì)、交易、管理的組織和機(jī)構(gòu)，包括VSIA(美國(guó))，VCX(英國(guó))，D&R(法國(guó))，IPTC(日本)，SIPCA(韓國(guó))，RAPID，臺(tái)灣SoC推動(dòng)聯(lián)盟等。這些組織積極進(jìn)行IP標(biāo)準(zhǔn)化工作，促進(jìn)了IP產(chǎn)業(yè)的發(fā)展。IP/SoC的標(biāo)準(zhǔn)主要由VSIA(Virtual Socket Interface Alliance，虛擬插座接口聯(lián)盟)制定，目前VSIA已經(jīng)發(fā)布的IP核復(fù)用的各種文件中，包括8個(gè)規(guī)范、5個(gè)標(biāo)準(zhǔn)、4個(gè)分類法文件、一個(gè)質(zhì)量度量電子表格軟件以及其他幾個(gè)文件，主要是IP核的復(fù)用設(shè)計(jì)標(biāo)準(zhǔn)、交付使用標(biāo)準(zhǔn)。

 

雖然IP核標(biāo)準(zhǔn)化取得了一定進(jìn)展，但I(xiàn)P核的設(shè)計(jì)及使用仍不盡人意，從標(biāo)準(zhǔn)化的角度來(lái)講，迫切需要解決IP核標(biāo)準(zhǔn)的適應(yīng)性和可接受性問(wèn)題。首先，因?yàn)镮P核標(biāo)準(zhǔn)獨(dú)立于具體器件、具體公司、具體工具、具體工藝，所以一方面標(biāo)準(zhǔn)的一些屬性過(guò)于細(xì)致，使設(shè)計(jì)者很難確定合適的值，但另一方面又有一些屬性不完備，不能很好地說(shuō)明器件的特性。其次，目前多數(shù)IP核標(biāo)準(zhǔn)仍在試行階段，標(biāo)準(zhǔn)的推廣和用戶的認(rèn)可程度不盡人意。各個(gè)設(shè)計(jì)公司，尤其是大型的成熟公司都有自己的內(nèi)部標(biāo)準(zhǔn)，行業(yè)組織推出的標(biāo)準(zhǔn)很難在這些公司內(nèi)部推廣。再次，目前在設(shè)計(jì)領(lǐng)域充斥著各種概念和術(shù)語(yǔ)，設(shè)計(jì)人員之間、以及公司之間使用的術(shù)語(yǔ)往往不一致，但這些術(shù)語(yǔ)的統(tǒng)計(jì)、確認(rèn)以及讓設(shè)計(jì)人員接受和認(rèn)可這些標(biāo)準(zhǔn)仍需要時(shí)間。最后，目前專門(mén)用于IP設(shè)計(jì)的工具仍是空白，大多數(shù)設(shè)計(jì)工具對(duì)IP核的設(shè)計(jì)、IP庫(kù)的管理和使用無(wú)能為力，IP的設(shè)計(jì)、管理和使用方面的標(biāo)準(zhǔn)化有待發(fā)展。

 

隨著超大規(guī)模集成電路和系統(tǒng)芯片設(shè)計(jì)的發(fā)展，EDA工具制造商正在盡力提高邏輯抽象的層次，EDA也向更高級(jí)的描述語(yǔ)言和全集成的驗(yàn)證環(huán)境、以及如何將模擬功能集成到數(shù)字電路中、分層次設(shè)計(jì)方法和增量處理等方向發(fā)展。EDA設(shè)計(jì)、測(cè)試、封裝等多個(gè)環(huán)節(jié)密不可分，EDA標(biāo)準(zhǔn)化范疇很大，本文只粗淺地介紹了其中的部分內(nèi)容。

 

EDA標(biāo)準(zhǔn)化已經(jīng)取得了很大進(jìn)展，但相關(guān)標(biāo)準(zhǔn)和亟待發(fā)展的標(biāo)準(zhǔn)依然很多，迫切需要EDA行業(yè)廣泛參與并達(dá)成一致，代工廠、工具供應(yīng)商和芯片設(shè)計(jì)師加強(qiáng)彼此聯(lián)系與協(xié)作。EDA產(chǎn)業(yè)的發(fā)展也產(chǎn)生了新的標(biāo)準(zhǔn)化問(wèn)題，如代工工藝設(shè)計(jì)流程套件(PDKs)的標(biāo)準(zhǔn)化等。

 

DFM(可制造性設(shè)計(jì))已經(jīng)出現(xiàn)動(dòng)向。EDA標(biāo)準(zhǔn)化團(tuán)體美國(guó)Si2(Silicon Integrated Initiative)和半導(dǎo)體制造設(shè)備業(yè)界團(tuán)體SEMI(Semiconductor Equipmentand Materials Institute，導(dǎo)體設(shè)備暨材料協(xié)會(huì))已經(jīng)展開(kāi)合作，開(kāi)始建立“Designto Manu facturing Coalition(設(shè)計(jì)與制造的統(tǒng)一)”的DFM應(yīng)用標(biāo)準(zhǔn)化平臺(tái)，SEMI的數(shù)據(jù)模型“Universal Data Model(UDM，通用數(shù)據(jù)模型)”和Open Access正逐漸成為事實(shí)標(biāo)準(zhǔn)。Si2制定的“LEF(Library Exchange Format)，DEF(Design Exchange Format)”也在成為更加完善的工業(yè)技術(shù)標(biāo)準(zhǔn)。此外，Si2也正致力于IP有關(guān)的標(biāo)準(zhǔn)化工作。

 

無(wú)論是EDA的使用還是EDA工具本身，我國(guó)與先進(jìn)國(guó)家相比都有很大差距。EDA標(biāo)準(zhǔn)化工作在我國(guó)剛剛起步，我國(guó)有龐大的市場(chǎng)需求和高的增長(zhǎng)速度，同時(shí)還有后發(fā)優(yōu)勢(shì)，這是我國(guó)EDA發(fā)展的楔機(jī)。在EDA標(biāo)準(zhǔn)化方面，目前主要應(yīng)采用國(guó)際和國(guó)外先進(jìn)標(biāo)準(zhǔn)，一方面引進(jìn)和轉(zhuǎn)化適用的標(biāo)準(zhǔn)，更重要的是加強(qiáng)轉(zhuǎn)化后標(biāo)準(zhǔn)的宣傳和推廣，通過(guò)標(biāo)準(zhǔn)化工作促進(jìn)我國(guó)EDA及集成電路產(chǎn)業(yè)的發(fā)展。