探討解決方案之前，讓我們先詳細(xì)地分析問題。系統(tǒng)的輸入電源主要傳送 DC 電流時(shí)，降壓轉(zhuǎn)換器的各種輸入電容器將傳送不連續(xù)脈沖電流。此脈沖電流的設(shè)計(jì)基本上考慮每個(gè)轉(zhuǎn)換器的所需紋波和 RMS 電流。這很簡單。意外發(fā)生在板上有多個(gè)轉(zhuǎn)換器的時(shí)候。任何轉(zhuǎn)換器不會(huì)正好從設(shè)計(jì)為其輸入電容器的電容器進(jìn)行反向電流。毋容置疑，大部分來自最近的低阻抗源，但實(shí)際上，開關(guān)階段也將從板上的整個(gè)電容器網(wǎng)絡(luò)吸取必需電流。
在完全同步的系統(tǒng)中，所有轉(zhuǎn)換器脈沖電流的總和將被同時(shí)獲取。 因此，將形成單個(gè)電容器獲得的 RMS 電流。這很有意義，因?yàn)?ESR 中的電容器功耗與 RMS 電流的平方成比例。 這將產(chǎn)生向所有電容器成倍施壓的意外影響，繼而降低可靠性。 此外，這還將增加傳導(dǎo)發(fā)射面的峰值。
相移是一個(gè)簡單的解決方法。此方法是延遲每個(gè)轉(zhuǎn)換器的時(shí)鐘脈沖邊緣，以便其在原始時(shí)鐘期內(nèi)的適當(dāng)時(shí)間到達(dá)。如果正確完成，這將最大程度地減少輸入電容器內(nèi)的脈沖電流重疊量。因此，每個(gè)電容器的 RMS 電流將適當(dāng)減少，且傳導(dǎo)發(fā)射面的峰值也會(huì)降低。
過去可以使用模擬電路或 FPGA 完成相移同步時(shí)鐘。 很遺憾，這會(huì)增加額外的組件、成本和開發(fā)工作。令人欣慰的是，當(dāng)今市場上有多個(gè)數(shù)字 PWM 控制器集成了同步和相移。在本文中，Exar 的 PowerXR 技術(shù)展現(xiàn)了相移的優(yōu)點(diǎn)，如圖 1 所示。
圖 2 展示了輸入脈沖電流的分布式獲取。在本示例中，只有一個(gè)通道在 PowerXR 評(píng)估板上運(yùn)行。此通道以 11A 的負(fù)載執(zhí)行從 12V 到 1V 的轉(zhuǎn)換。波形顯示了通過電感器的電流以及所有四個(gè)輸入電容器組中的電流。此范圍捕獲顯示電源級(jí)如何在開關(guān)“打開”時(shí)間從整個(gè)電容器網(wǎng)絡(luò)集成脈沖電流以獲取電感器。藍(lán)色的通道 2 在 PowerXR 控制器的 GPIO 引腳上切換時(shí)鐘輸出。在此案例中，它用于方便觸發(fā)，但是可用于進(jìn)一步同步 PWM 控制器。
現(xiàn)在，我們將在一個(gè)單個(gè)降壓轉(zhuǎn)換器的輸入電容器上展示滿載電源系統(tǒng)的作用。 對(duì)于此展示，PowerXR 控制器被重新配置以通過從 12V 輸入提供以下輸出代表典型的大功率嵌入式設(shè)計(jì)：
? 通道 1 - 1.8V（3.5A 時(shí)）
? 通道 2 - 1.2V（9.4A 時(shí)）
? 通道 3 - 2.5V（4.9A 時(shí)）
? 通道 4 - 1.0V（11.4A 時(shí)）
圖 3 顯示的范圍圖片涵蓋所有四個(gè)開關(guān)階段中的電感器電流與去耦合通道 1 的輸入電容器的脈沖電流。
請(qǐng)?zhí)貏e注意，峰值接近 5A，通過電容器的 RMS 電流測量值為 1.26A。如果通過電容器的電流只為滿足通道 1 的需求，那么按照以下公式，它將僅達(dá)到約 1.6A 的峰值，且RMS 電流也會(huì)低很多（假定效率約為 90%）。 這顯然不是事實(shí)，值得系統(tǒng)設(shè)計(jì)人員引起注意。
圖 4 顯示了具有一個(gè)更改的相同測試情況。PowerXR控制器被指示將開關(guān)階段放到階段外互為 90 度的位置。這在電感器電流波形中最清晰地顯示。
請(qǐng)注意通道 1 通過輸入電容器的電流脈沖目前如何以更高的頻率發(fā)生以及如何在幅度上顯著減少。此事件積極更改的結(jié)果是，通過電容器的 RMS 電流減至 885mA。與非相移方法中的 1.26A 相比，這降低了 50% 的 ESR 功耗。
這些結(jié)果證明，相移對(duì)于單個(gè)板上的多個(gè)開關(guān)式調(diào)節(jié)器無疑是時(shí)鐘同步的有利途徑。實(shí)施此技術(shù)為電源設(shè)計(jì)人員提供了多個(gè)新選項(xiàng)。通過最大程度地提高每個(gè)電容器執(zhí)行的工作并最小化其承受的壓力，組件數(shù)量得以減少。得益于輸入電容器上的減少壓力，特定設(shè)計(jì)的可靠性得到提高。每個(gè)階段減少的脈沖電流幅度以及增加的有效脈沖頻率帶來了簡化的 EMI 設(shè)計(jì)。
